[发明专利]堆叠电容的存储电极的制作方法有效
申请号: | 200810161731.9 | 申请日: | 2008-09-22 |
公开(公告)号: | CN101685801A | 公开(公告)日: | 2010-03-31 |
发明(设计)人: | 管式凡;戎乐天 | 申请(专利权)人: | 南亚科技股份有限公司 |
主分类号: | H01L21/8242 | 分类号: | H01L21/8242;H01L21/28;H01L21/02 |
代理公司: | 北京市柳沈律师事务所 | 代理人: | 陶凤波 |
地址: | 中国台*** | 国省代码: | 中国台湾;71 |
权利要求书: | 查看更多 | 说明书: | 查看更多 |
摘要: | 本发明公开了一种堆叠电容的存储电极的制作方法。该方法包括:提供一基底;在该基底上形成一第一介电层、一支撑层及一第二介电层;在该第一介电层、该支撑层及该第二介电层中蚀刻出一开孔;在该第二介电层及该开孔内形成一导电层;去除该第二介电层上的该导电层,形成一存储电极层;去除该第二介电层;在该支撑层及该存储电极层表面沉积一间隙壁层;进行离子注入,将掺杂剂注入部分该间隙壁层;去除未注入该掺杂剂的该间隙壁层,构成一硬掩模层;蚀穿未被该硬掩模层覆盖的该支撑层,暴露该第一介电层;去除该第一介电层及该硬掩模层。根据本发明,可产生更稳定的存储电极结构,避免所谓的存储电极桥接现象发生。 | ||
搜索关键词: | 堆叠 电容 存储 电极 制作方法 | ||
【主权项】:
1.一种堆叠电容的存储电极的制作方法,其特征在于包含有:提供一基底,其中设有一导电区块;在该基底上形成一堆叠层,该堆叠层自该基底表面依序至少包括一第一介电层、一支撑层及一第二介电层;在该堆叠层中形成一开孔,以至少暴露出部分的该导电区块;在该开孔侧壁及底部形成一存储电极层,并去除该第二介电层以暴露出该支撑层表面;共形地沉积一间隙壁层于该支撑层表面及该存储电极层表面;进行一离子注入工艺,以将一掺杂剂注入部分该间隙壁层;选择性的去除掉未被注入该掺杂剂的该间隙壁层,并以剩余的该间隙壁层作为一硬掩模层去除部分该支撑层,由此暴露出部分的该第一介电层;以及完全去除掉该第一介电层以及该硬掩模层。
下载完整专利技术内容需要扣除积分,VIP会员可以免费下载。
该专利技术资料仅供研究查看技术是否侵权等信息,商用须获得专利权人授权。该专利全部权利属于南亚科技股份有限公司,未经南亚科技股份有限公司许可,擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作,请联系【客服】
本文链接:http://www.vipzhuanli.com/patent/200810161731.9/,转载请声明来源钻瓜专利网。
- 上一篇:存储器元件及其制造方法、半导体元件
- 下一篇:半导体器件制作方法及系统
- 同类专利
- 专利分类
H01 基本电气元件
H01L 半导体器件;其他类目中不包括的电固体器件
H01L21-00 专门适用于制造或处理半导体或固体器件或其部件的方法或设备
H01L21-02 .半导体器件或其部件的制造或处理
H01L21-64 .非专门适用于包含在H01L 31/00至H01L 51/00各组的单个器件所使用的除半导体器件之外的固体器件或其部件的制造或处理
H01L21-66 .在制造或处理过程中的测试或测量
H01L21-67 .专门适用于在制造或处理过程中处理半导体或电固体器件的装置;专门适合于在半导体或电固体器件或部件的制造或处理过程中处理晶片的装置
H01L21-70 .由在一共用基片内或其上形成的多个固态组件或集成电路组成的器件或其部件的制造或处理;集成电路器件或其特殊部件的制造
H01L 半导体器件;其他类目中不包括的电固体器件
H01L21-00 专门适用于制造或处理半导体或固体器件或其部件的方法或设备
H01L21-02 .半导体器件或其部件的制造或处理
H01L21-64 .非专门适用于包含在H01L 31/00至H01L 51/00各组的单个器件所使用的除半导体器件之外的固体器件或其部件的制造或处理
H01L21-66 .在制造或处理过程中的测试或测量
H01L21-67 .专门适用于在制造或处理过程中处理半导体或电固体器件的装置;专门适合于在半导体或电固体器件或部件的制造或处理过程中处理晶片的装置
H01L21-70 .由在一共用基片内或其上形成的多个固态组件或集成电路组成的器件或其部件的制造或处理;集成电路器件或其特殊部件的制造