[发明专利]半导体器件及其制造方法无效
| 申请号： | 200810131352.5 | 申请日： | 2008-08-06 |
| 公开（公告）号： | CN101393931A | 公开（公告）日： | 2009-03-25 |
| 发明（设计）人： | 山口直;柏原庆一朗;堤聪明;奥平智仁 | 申请（专利权）人： | 株式会社瑞萨科技 |
| 主分类号： | H01L29/78 | 分类号： | H01L29/78;H01L27/092;H01L27/105;H01L21/336;H01L21/8238;H01L21/8239 |
| 代理公司： | 北京市金杜律师事务所 | 代理人： | 王茂华 |
| 地址： | 日本*** | 国省代码： | 日本;JP |
| 权利要求书： | 查看更多 | 说明书： | 查看更多 |
| 摘要： | 本发明提供了一种半导体器件及其制造方法。本发明能够防止在形成于Si(110)衬底之上且具有硅化的源/漏区的NMISFET中出现关态泄漏电流。所述半导体器件包括有N沟道MISFET(金属绝缘体半导体场效应晶体管)，该N沟道MISFET形成在包含具有(110)晶面取向的主表面的半导体衬底上，并且具有源区和漏区，该源区和漏区中的至少一个之上具有镍硅化物或者镍合金硅化物。布置这些NMISFET中具有沟道宽度小于400nm的那些NMISFET，以使得它们的沟道长度方向平行于<100>晶向。 | ||
| 搜索关键词： | 半导体器件 及其 制造 方法 | ||
【主权项】：
1. 一种半导体器件，包括：半导体衬底，其具有(110)晶面取向的主表面；以及N沟道MISFET(金属绝缘体半导体场效应晶体管)，其形成在所述主表面之上，并且具有源区和漏区，所述源区和漏区中的至少一个之上具有镍硅化物或者镍合金硅化物，其中，所述N沟道MISFET的沟道宽度小于400nm，并且所述N沟道MISFET被布置为使得所述N沟道MISFET的沟道长度方向平行于所述半导体衬底的<100>晶向。
下载完整专利技术内容需要扣除积分，VIP会员可以免费下载。
该专利技术资料仅供研究查看技术是否侵权等信息，商用须获得专利权人授权。该专利全部权利属于株式会社瑞萨科技，未经株式会社瑞萨科技许可，擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作，请联系【客服】
本文链接：http://www.vipzhuanli.com/patent/200810131352.5/，转载请声明来源钻瓜专利网。
- 上一篇：时钟控制方法和电路
- 下一篇：半导体装置以及其制造方法
- 同类专利
- 专利分类
