[发明专利]半导体器件及其制造方法

权利要求书

1.一种半导体器件，包括：

半导体衬底，其具有(110)晶面取向的主表面；以及

N沟道MISFET(金属绝缘体半导体场效应晶体管)，其形成在所述主表面之上，并且具有源区和漏区，所述源区和漏区中的至少一个之上具有镍硅化物或者镍合金硅化物，

其中，所述N沟道MISFET的沟道宽度小于400nm，并且所述N沟道MISFET被布置为使得所述N沟道MISFET的沟道长度方向平行于所述半导体衬底的<100>晶向。

2.根据权利要求1所述的半导体器件，进一步包括P沟道MISFET，其与所述N沟道MISFET一起形成CMIS(互补金属绝缘体半导体)，

其中，所述P沟道MISFET被布置为使得所述P沟道MISFET的沟道长度方向平行于所述半导体衬底的<100>晶向。

3.一种半导体器件，包括：

半导体衬底，其具有(110)晶面取向的主表面；以及

N沟道MISFET(金属绝缘体半导体场效应晶体管)，其形成在所述主表面之上，并且具有源区和漏区，所述源区和漏区中的至少一个之上具有镍硅化物或者镍合金硅化物，

其中，所述N沟道MISFET的沟道宽度小于400nm，并且所述N沟道MISFET被布置为使得所述N沟道MISFET的沟道长度方向与所述半导体衬底的<100>晶向成45度。

4.根据权利要求3所述的半导体器件，进一步包括P沟道MISFET，其与所述N沟道MISFET一起形成CMIS(互补金属绝缘体半导体)，

其中，所述P沟道MISFET被布置为使得所述P沟道MISFET的沟道长度方向与所述半导体衬底的<100>晶向成45度。

5.一种半导体器件，包括：

半导体衬底，其具有(110)晶面取向的主表面；以及

多个存储器单元，其形成在所述主表面之上，并且具有N沟道MISFET，

其中，包括在所述存储器单元中的所有所述N沟道MISFET被布置为使得所述N沟道MISFET的沟道长度方向平行于所述半导体衬底的<100>晶向。

6.根据权利要求5所述的半导体器件，其中包括在所述存储器单元中的每个所述N沟道MISFET具有源区和漏区，所述源区和漏区中的至少一个之上具有镍硅化物或者镍合金硅化物。

7.根据权利要求5所述的半导体器件，其中，包括在所述存储器单元中的所有MISFET被布置为使得所述MISFET的沟道长度方向平行于所述半导体衬底的<100>晶向。

8.根据权利要求5所述的半导体器件，进一步包括外围电路，

其中，所述外围电路具有N沟道MISFET，所述N沟道MISFET被布置为使得所述N沟道MISFET的沟道长度方向平行于所述半导体衬底的<110>晶向。

9.一种半导体器件的制造方法，包括步骤：

(a)在具有(110)晶面取向的主表面的半导体衬底之上，形成N沟道MISFET(金属绝缘体半导体场效应晶体管)；

(b)注入离子，以使所述N沟道MISFET的源区和漏区非晶化；以及

(c)在所述步骤(b)后，在所述N沟道MISFET的源区和漏区之上形成镍硅化物或者镍合金硅化物。

10.根据权利要求9所述的半导体器件的制造方法，

其中在所述步骤(a)中，与所述N沟道MISFET一起形成P沟道MISFET；

其中在所述步骤(b)之前，执行形成覆盖所述P沟道MISFET的抗蚀剂的步骤(d)，以及

其中，利用所述抗蚀剂作为掩模来执行所述步骤(b)的离子注入。

11.根据权利要求9所述的半导体器件的制造方法，

其中所述半导体器件包括存储器单元，以及

其中仅仅对于形成所述存储器单元的所述N沟道MISFET来执行所述步骤(b)。