[发明专利]半导体存储装置

摘要

本发明公开了一种半导体存储装置。设有：连接在存储器阵列(1)的数据线DL、XDL上的数据线用读出放大器/写入缓冲器(6)、连接在虚设存储器阵列(2)的虚设数据线DDL、XDDL上的数据线用读出放大器控制信号生成逻辑电路。利用该逻辑电路(7)的输出信号来启动读出放大器(6)。因此，在动态随机存取存储器(DRAM)那样的利用位线将动态数据放大并读出的半导体存储装置中，能够实现高速的存取，且很容易地就能够实现各种存储器规格。

主权项

1. 一种半导体存储装置，其特征在于：包括：存储单元、与所述存储单元相连接的字线与位线、与所述位线连接的第一读出放大器、虚设存储单元、与所述虚设存储单元连接的虚设位线、与所述虚设位线连接的第二读出放大器、与所述第一读出放大器连接的数据线、与所述数据线连接的第三读出放大器、与所述第二读出放大器连接的虚设数据线、以及与所述虚设数据线连接的逻辑电路，所述逻辑电路的输出信号是启动所述第三读出放大器的输入信号。