[发明专利]半导体存储装置

说明书

技术领域

本发明涉及一种包括动态随机存取存储器(DRAM)等的半导体存储装 置。

背景技术

近年来的半导体存储装置的高速化成了重要的课题，特别是用在系统 LSI中的混载存储器的高速化成了重要的课题。利用复制电路从理论上决 定在读出放大器中将从存储单元读出的位线上的数据加以放大的时刻的技 术，就是解决该技术问题的一种手段。借助该技术能够将时刻容限最佳化， 同时还能够应付外部条件、工艺偏差等的影响。

图15示出了现有的DRAM的含有复制电路的电路结构。在该电路结构 中包括：分别由一个晶体管和一个电容器构成的存储单元MC、字线WL0、 WL1、位线对BL0～BLn/XBL0～XBLn、将该位线对BL0～BLn/XBL0～XBLn的 数据加以放大的读出放大器SA0～SAn、虚设存储单元DMC、虚设字线DWL、 虚设位线对DBL/XDBL、检测该虚设位线对DBL/XDBL的数据并产生信号 的数据检测电路201、用以启动读出放大器SA0～SAn的SA控制信号产生电 路202(参考例如专利文献1)。

利用图16的时序图来说明按上述构成的现有半导体存储装置的核心 动作。首先，若对DRAM有访问要求，选择字线WLO便被激活，来自存 储单元的电荷被转送给位线BL0～BLn。因为此时虚设字线DWL也同时被激 活，所以电荷同样被转送给虚设位线DBL。该电荷转送动作会导致虚设位 线DBL的电位电平变化，若该变化值超过数据检测电路201的阈值，SA控 制信号产生电路202便被激活，而产生SA控制信号SEN。读出放大器SA 由该信号启动，也就能够将位线对BL/XBL放大到所希望的电位。

因为通过这样利用虚设存储单元从理论上决定直到位线数据被放大的 时刻，能够消除电路的误动作，并实现时刻的最佳化，所以能够使时刻动 作高速化。

专利文献1：日本公开专利公报特开平6-176568号公报

发明内容

但是，现有的结构下的问题是，在利用电荷检测电平的时候，若电位 变化量不超过阈值，就不能够进行正确的电路动作。特别是，在象存储单 元那样容量很微小的情况下，受到工艺偏差、漏电流等的影响上述问题就 是不可忽视的了。

当已设定的阈值超过了例如晶体管的阈值的时候，和从存储单元体现 到位线的电位变化相比，一般情况下将成为非常大的电位。例如，为了使 虚设存储单元的电荷量减少、使位线的寄生电容减少等，就需要使平面布 置结构与通常的存储单元阵列有很大的差异。若如此，则作为复制电路很 难生成启动读出放大器的正确时刻。这也是问题。

在利用基准电位等读出微小的电位差的情况下，进行电路设计必须保 证该设计能够应对工艺偏差、外部条件的基准电位。为布置基准电路留出 额外量的面积。这也是问题。

在象DRAM那样的需要进行1)电荷读出操作、2)传感、重新保存操作、 3)预充电操作这三种存储单元操作的电路结构下，就是仅使电荷读出操作 高速化，也不会对存储单元整体的操作的高速化有什么大的效果，同样对 存取的高速化也不会有什么大的效果。

例如，在静态随机存取存储器(SRAM)的电路结构下，是通过将电流 转送给位线来读出数据。但，DRAM与SRAM不同，DRAM是在电容器用电荷 来存储数据，连接在一条位线上的存储单元的数量受存储单元的电容和位 线的寄生电容的电容比、读出放大器的灵敏度限制，所以，在通过自由地 改变连接在位线上的存储单元的数量，亦即，字线的条数，来将存储器容 量整队展开(line up)的时候(例如，字线条数16～512条、位线条数512 条的情况下，能够将存储器容量在8KB～256KB之间进行多种多样的展开)， 即使折衷考虑利用复制电路生成对应于存储器容量的最佳读出放大器启动 时刻这一做法和复制电路的面积额外量，也没有希望收到太大的效果。