[发明专利]无负载的包含有四个NMOS晶体管的静态随机存储器无效
申请号: | 200810102307.7 | 申请日: | 2008-03-20 |
公开(公告)号: | CN101540195A | 公开(公告)日: | 2009-09-23 |
发明(设计)人: | 张万成;吴南健 | 申请(专利权)人: | 中国科学院半导体研究所 |
主分类号: | G11C11/412 | 分类号: | G11C11/412;G11C11/419;H01L27/11 |
代理公司: | 中科专利商标代理有限责任公司 | 代理人: | 周国城 |
地址: | 100083北*** | 国省代码: | 北京;11 |
权利要求书: | 查看更多 | 说明书: | 查看更多 |
摘要: | 本发明公开了一种静态随机存储器SRAM单元,以及加快该SRAM单元写入速度的方法。该静态随机存储器单元由具有双栅结构的N沟道FinFET组成,包含一对下拉NMOS管和一对存取NMOS管。一方面,存取MOS管具有较小的沟道长度,而下拉MOS管具有较大的沟道长度。在SRAM为保持模式时,存取MOS管相对于下拉MOS管有较大的漏电流,使得SRAM单元可以有效保持逻辑1。另一方面,SRAM单元中存储节点的电压分别被反馈到存取MOS管和下拉MOS管的背栅上。在SRAM为读取模式时,下拉MOS管相对于存取MOS管有较大的开启状态电流,使得SRAM单元可以有效保持逻辑0。 | ||
搜索关键词: | 负载 含有 四个 nmos 晶体管 静态 随机 存储器 | ||
【主权项】:
1、一种静态随机存储器单元,其特征在于,该静态随机存储器单元包括:第一位线端口和第二位线端口;第一数据存储节点和第二数据存储节点;一字线;第一NMOS FinFET存取管,源和漏分别连接于第一位线端口和第一数据存储节点,顶栅连接于所述字线,背栅连接于第一数据存储节点;第二NMOS FinFET存取管,源和漏分别连接于第二位线端口和第二数据存储节点,顶栅连接于字线,背栅连接于第二数据存储节点;第一NMOS FinFET下拉管,源和漏分别连接于第一数据存储节点和地端,顶栅和背栅连接于第二数据存储节点;第二NMOS FinFET下拉管,源和漏分别连接于第二数据存储节点和地端,顶栅和背栅连接于第一数据存储节点。
下载完整专利技术内容需要扣除积分,VIP会员可以免费下载。
该专利技术资料仅供研究查看技术是否侵权等信息,商用须获得专利权人授权。该专利全部权利属于中国科学院半导体研究所,未经中国科学院半导体研究所许可,擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作,请联系【客服】
本文链接:http://www.vipzhuanli.com/patent/200810102307.7/,转载请声明来源钻瓜专利网。
- 上一篇:一种用于印刷胶辊的切胶剥胶装置
- 下一篇:一种网格布橡胶弯曲棍定型装置