[发明专利]一种AES中列混合变换模块的加解密复用方法

摘要

本发明涉及一种加密技术，尤其是AES电路中列混合模块的加解密复用的优化方法。本发明基于GF(2⁸)域中的加法操作，来最大程度找出列混合过程中使用的乘法因子的不同，进而在解密过程中加以补足，实现了加密和解密电路共用一个列混合模块，从而减少了所用的电路的规模，有效降低了整个电路的功耗和面积；而且在加密或者解密的单向流程中，使用了列字节处理复用技术，使电路面积进一步减小至原来的四分之一左右，仅用硬线逻辑和三个时钟周期换取了较大程度上的面积节省。本发明适合于使用VLSI硬件实现，也便于AES协处理器集成与其他微处理器的集成。采用本发明的AES协处理器在智能卡，无线传感器网络节点等对成本功耗要求较高的特定环境下，能发挥出较大优势。

主权项

1.一种AES中加解密复用的列混合模块单元，其特征在于，根据AES算法中的列混合模块的结构，在找出该模块加密和解密相同部分之后，对不同部分进行优化和拟合。基于这个不同点在解密中进行补足，而对相同点进行复用，最大程度的实现面积节省。基于GF(28)域中的加法来区分加解密过程中所要相乘的系数。在输入端用一个硬线连接逻辑单元实现列混合模块的字节处理复用。