[发明专利]一种AES中列混合变换模块的加解密复用方法无效
| 申请号: | 200810097923.8 | 申请日: | 2008-05-19 |
| 公开(公告)号: | CN101588234A | 公开(公告)日: | 2009-11-25 |
| 发明(设计)人: | 李玉文;张兴;蒋安平;曹健 | 申请(专利权)人: | 北京大学深圳研究生院 |
| 主分类号: | H04L9/06 | 分类号: | H04L9/06;H04L9/28 |
| 代理公司: | 暂无信息 | 代理人: | 暂无信息 |
| 地址: | 518055广东省深*** | 国省代码: | 广东;44 |
| 权利要求书: | 查看更多 | 说明书: | 查看更多 |
| 摘要: | |||
| 搜索关键词: | 一种 aes 混合 变换 模块 解密 方法 | ||
1.一种AES中列混合变换模块的加解密复用方法,其特征在于,
根据AES算法中的列混合变换模块的结构,基于GF(28)域中的加法找出加密相乘系数c (x)和相乘解密系数d(x)在GF(28)域中的不同,即通过等式d(x)=c(x)+{08}(x3+x) +{0c}(x2+1)找到加密和解密的不同之处,进而把S1与S3,S0与S2进行划分,使他们各 自乘系数和彼此异或之后,再进行二者的异或;利用一个加解密使能信号en来控制选择器, 进而决定进行加密还是解密操作;对列混合变换模块中的输入端硬件连线逻辑单元,用一个 计数器控制其连接状态,并且在其之后组合电路不变的前提下,依次为:
当Counter=1时,由上至下为S2,S0,S3,S1;
当Counter=2时,由上至下为S1,S3,S2,S0;
当Counter=3时,由上至下为S0,S2,S1,S3;
当Counter=4时,由上至下为S3,S1,S0,S2。
2.如权利要求1所述AES中列混合变换模块的加解密复用方法,其中对于最后一个异或 门而言,路径延迟大致相同,都是从输入端经过两级异或门和一级的乘法操作。
3.如权利要求1所述AES中列混合变换模块的加解密复用方法,列字节处理复用的列混 合变换模块输入端口为32位,输出端口为8位。
该专利技术资料仅供研究查看技术是否侵权等信息,商用须获得专利权人授权。该专利全部权利属于北京大学深圳研究生院,未经北京大学深圳研究生院许可,擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作,请联系【客服】
本文链接:http://www.vipzhuanli.com/pat/books/200810097923.8/1.html,转载请声明来源钻瓜专利网。
- 上一篇:利用输入共模反馈去掉光学探测器中的虚拟探测器
- 下一篇:缆线布置用夹具





