[发明专利]一种AES中列混合变换模块的加解密复用方法

说明书

所属技术领域

本发明涉及加解密技术，尤其是AES加解密电路的优化。

背景技术

AES算法是美国国家标准委员会NIST于2000年公布的一种分组密码算法。它的基本要 求是，采用对称分组密码体制，其分组长度和密钥长度都可改变。密钥长度的最少支持为128、 192、256，分组长度128位。该算法是把要加密的数据分为每组128bit的数据块(block)， 然后用长为128、196或者256bit的密钥对每组数据进行加密，最后得到密文。

AES算法的核心有：AddRoundKey(密钥扩展)、SubBytes(字节变换)、ShiftRows(行位 移变换)MixColumns(列混合变换)这4种操作。Subbyte变换为非线性层；ShiftRow和 MixColumn运算为线行混合层；AddRoundKey运算为密钥加层。他们共同组成了各轮迭代变换 的子变换。

对于AES加解密算法，列混合变换模块分为加密列混合变换模块和解密逆列混合变换模 块。在具体实现该模块的过程中，如果加密和解密分别进行设计，需要用比较多的电路来实 现，这样不利于AES协处理器的VLSI硬件实现和系统集成。所以，有必要对AES的列混合变 换模块进行优化以达到节省面积和功耗的目的。

发明内容

为了克服AES中列混合变换模块面积功耗较大，以及加密和解密应用各自列混合变换模块 的重复所带来的面积和功耗的增加，本发明提出一种基于复用技术的处理方法，该方法有效 减小AES算法电路中列混合部分的电路规模，功耗和成本，降低了复杂程度，更加适于使用VLSI 硬件实现和集成。

本发明解决其技术问题所采用的技术方案是：

根据AES算法中的列混合变换模块的结构，在找出该模块加密和解密相同部分之后，对 不同部分进行优化和拟合。

列混合变换是将AES操作中间状态的矩阵的列在GF(2⁸)域中乘以固定多项式c(x)后 模x⁴+1的结果。列混合变换的逆运算与列混合变换类似，输入多项式在模x⁴+1下与另一个常 数多项式d(x)相乘。此前，在GF(2⁸)域中，已有基于乘法找出c(x)和d(x)不同之处， 然后引入多路选择开关在加密和解密时对其进行不同的选通，进而实现的加解密复用的列混 合方案。

受此启发，本发明基于GF(2⁸)域中的加法找出c(x)和d(x)在GF(2⁸)域中的不同，也 就是找出d(x)-c(x)，基于这个不同点在解密中进行补足，并最大程度的复用相同点c (x)，完全由与门和异或门构成列混合加解密复用单元模块。根据c(x)和d(x)在GF(2⁸) 域中的关系d(x)＝c(x)+{08}(x³+x)+{0c}(x²+1)，让S1与S3，S0与S2彼此临近， 使它们分别异或后再在GF(2⁸)域中乘以系数，这样可以更好的保证电路结构的平衡性和规整 性，使结构更加优化。对于c(x)的实现中，在S1，S3和S0，S2分别与各自系数相乘后， 同时分别进行异或，然后两者间再一次异或，这样可保证路径延迟大致相同。对于最后一个 异或门而言，延迟路径长度大致相同，都是从输入端经过两级异或门和一级的乘法操作。这 样，减小了门电路的竞争与冒险，从而有效降低了模块的功耗。

而对列混合变换模块中的输入端硬件连线逻辑单元，用一个计数器控制其连接状态，并 且在其之后组合电路不变的前提下，依次为：

当Counter＝1时，由上至下为S2，S0，S3，S1；

当Counter＝2时，由上至下为S1，S3，S2，S0；

当Counter＝3时，由上至下为S0，S2，S1，S3；

当Counter＝4时，由上至下为S3，S1，S0，S2；

最后，只要在加密或解密时，用一个使能信号来控制区分即可实现列混合和逆列混合功 能，简单易行。本发明可节省近一半的成本和电路规模，也有助于功耗的降低。

本发明的有益效果是，以较小的硬件成本的开销和较低的功耗，实现了加解密复用和字 节处理复用的列混合变换模块，进而可以使AES更好的集成在系统中，有利于VLSI硬件实现。

附图说明