[发明专利]芯片在引脚上的多芯片封装构造无效
申请号: | 200810093401.0 | 申请日: | 2008-04-21 |
公开(公告)号: | CN101567364A | 公开(公告)日: | 2009-10-28 |
发明(设计)人: | 范文正 | 申请(专利权)人: | 力成科技股份有限公司 |
主分类号: | H01L25/00 | 分类号: | H01L25/00;H01L25/065;H01L23/488;H01L23/31 |
代理公司: | 北京汇泽知识产权代理有限公司 | 代理人: | 张 瑾;王黎延 |
地址: | 台湾省新竹县湖*** | 国省代码: | 中国台湾;71 |
权利要求书: | 查看更多 | 说明书: | 查看更多 |
摘要: | 本发明揭示一种芯片在引脚上的多芯片封装构造,主要包含两个或两个以上引脚、设置在引脚上的第一芯片、一个或更多的并叠设于第一芯片上的第二芯片以及封胶体。引脚在封胶体内的内脚部为共平面的全沉置配置,以使内脚部全部平行于封胶体的上下表面,内脚部至上表面的高度距离为内脚部至下表面的高度距离的三倍或三倍以上,并且这些第二芯片具有适当的数量,以使该封胶体由上表面至最邻近第二芯片的厚度大致相同于上述内脚部至下表面的高度距离。借此,引脚的内脚部不需要作出沉置弯折痕,便可达到上下模流平衡,承载多个芯片的引脚不致位移或倾斜。 | ||
搜索关键词: | 芯片 引脚 封装 构造 | ||
【主权项】:
1、一种芯片在引脚上的多芯片封装构造,包含:两个或两个以上第一引脚,每一个第一引脚具有第一内脚部;第一芯片,设置于所述第一引脚上,且与所述第一引脚电性连接;一个或更多的第二芯片,叠设于该第一芯片之上,且与所述第一引脚电性连接;以及封胶体,密封该第一芯片、所述第二芯片以及所述第一引脚的所述第一内脚部,其中该封胶体具有相对的第一表面与第二表面;其特征在于,所述第一内脚部为共平面的全沉置配置,以使所述第一内脚部平行于该封胶体的第一表面与第二表面,并且所述第一内脚部至该第一表面的高度距离为所述第一内脚部至该第二表面的高度距离的三倍或三倍以上,所述第二芯片具有适当的数量,以使该封胶体由该第一表面至最邻近第二芯片的厚度大致相同于上述这些第一内脚部至该第二表面的高度距离。
下载完整专利技术内容需要扣除积分,VIP会员可以免费下载。
该专利技术资料仅供研究查看技术是否侵权等信息,商用须获得专利权人授权。该专利全部权利属于力成科技股份有限公司,未经力成科技股份有限公司许可,擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作,请联系【客服】
本文链接:http://www.vipzhuanli.com/patent/200810093401.0/,转载请声明来源钻瓜专利网。
- 同类专利
- 专利分类