[发明专利]芯片在引脚上的多芯片封装构造

说明书

技术领域

本发明有关于一种半导体装置，特别有关于一种芯片在引脚上(COL，Chip-On-Lead)的多芯片封装构造。 

背景技术

在传统的半导体封装构造中，导线架可作为芯片载体与电性转接媒介，依芯片承载的方式不同，封装形态可区分为：芯片在引脚上(COL，Chip-On-Lead)、引脚在芯片上(LOC，Lead-On-Chip)以及芯片承载于导线架的芯片垫(die pad)。其中，“芯片在引脚上”是将芯片的背面(即未形成有集成电路的表面)粘附于引脚的内部区段，再利用封胶体密封芯片与引脚。为了在模封注胶的过程中，达到上下模流平衡，通常会将引脚或芯片垫的系条(tie bar)做成为多道沉置弯折痕，这会导致引脚容易晃动。当受到模流压力的影响时，会造成引脚的位移或变形，故封胶体内应预留容许变形的空间，以防止芯片或引脚等内封装元件不当外露。因此，封装构造内可封设的芯片数量受到限制。特别是适用于“芯片在引脚上”的引脚本身即具有不足结构强度又需要堆叠多个芯片时，将使得芯片的位移倾斜问题更为严重，一旦芯片位置改变也就无法控制上下模流的平衡。 

请参阅图1所示，公知“芯片在引脚上”的多芯片封装构造100包含两个或两个以上第一引脚110、两个或两个以上第二引脚120、第一芯片130、第二芯片140以及封胶体150。这些第一引脚110与这些第二引脚120分别从该封胶体150的两个相对侧边往内延伸。这些第一引脚110具有两个或两个以上第一内脚部111与第一外脚部112；这些第二引脚120也具有两个或两个以上第二内脚部121与第二外脚部122。这些第一内脚部111的长度大于这些第二内 脚部122的长度，以供承载被贴设其上的该第一芯片130与该第二芯片140。这些第一外脚部112与这些第二外脚部122穿出该封胶体150的侧边并往外延伸弯折，以供对外接合。请再参阅图1所示，每一个第一内脚部111形成有第一下沉弯折痕114与第二下沉弯折痕115，以使这些第一内脚部111为沉置弯折。该第一芯片130设置在该第一内脚部111上并具有两个或两个以上第一焊垫133，该第一芯片130的背面贴设在该第一内脚部111。两条或两条以上第一焊线160电性连接这些第一焊垫133至这些第一内脚部111与这些第二内脚部121。该第二芯片140正向堆叠在该第一芯片130上并具有两个或两个以上第二焊垫143。两条或两条以上第二焊线170电性连接这些第二焊垫143至这些第一内脚部111与这些第二内脚部121。该封胶体150用以密封这些第一内脚部111、这些第二内脚部121、该第一芯片130、该第二芯片140、这些第一焊线160与这些第二焊线170，但显露这些第一外脚部112与这些第二外脚部122。请再参阅图1所示，由于这些第一内脚部111经过两次弯折(即第一下沉弯折痕114与第二下沉弯折痕115)才形成沉置形态，故会降低这些第一内脚部111的结构强度且不容易控制这些第一内脚部111的水平面。因此，在模封注胶的过程中，受到模流压力的影响，会因这些第一内脚部111支撑性不足，造成这些第一内脚部111产生晃动或位移，所以极可能发生这些第一内脚部111或这些第一芯片130与第二芯片140外露出该封胶体150的情形，再者，模流冲击造成这些第一焊线160与第二焊线170拉扯而断裂，使得封装不合格率更加提高。此外，为了避免该第二芯片140误触位于下方的这些第一焊线160，通常会在该第一芯片130与该第二芯片140之间设置间隔片190，但也因此缩短了芯片的可堆叠高度，而无法堆叠更多的芯片。由于该第二芯片140的周边不与该间隔片190粘接的部位(包含形成有这些第二焊垫143的部位)无法获得来自该间隔片190的支撑而在打线时成悬空部位，为了使这些第二焊线170有较良好的打线支撑，该第二芯片140必须有一定的厚度，但也因此限制了可堆叠芯片的数量。 

发明内容

有鉴于此，本发明的主要目的在于提供一种芯片在引脚上的多芯片封装构造，可达到上下模流平衡，并能减少模流干扰，防止引脚位移，故在“芯片在引脚上”封装形态的引脚上可堆叠更多数量的芯片而避免位移倾斜。