[发明专利]I-MOSFET制造方法无效
| 申请号： | 200780049252.1 | 申请日： | 2007-12-31 |
| 公开（公告）号： | CN101573798A | 公开（公告）日： | 2009-11-04 |
| 发明（设计）人： | 拉杜·苏尔代亚努 | 申请（专利权）人： | NXP股份有限公司 |
| 主分类号： | H01L29/739 | 分类号： | H01L29/739;H01L21/329 |
| 代理公司： | 北京天昊联合知识产权代理有限公司 | 代理人： | 陈 源;张天舒 |
| 地址： | 荷兰艾*** | 国省代码： | 荷兰;NL |
| 权利要求书： | 查看更多 | 说明书： | 查看更多 |
| 摘要： | 制造I-MOS器件的方法包括在掩埋绝缘层(4)上形成半导体层(2)。包括栅极堆叠(14)的栅极结构(23)形成在半导体层上并且用于(5)通过注入对源极区域(28)的形成进行自对准。其后，使用蚀刻步骤来选择性地蚀刻栅极结构(23)，并且其后通过注入形成漏极区域(36)。该方法可精确地控制源极区域(28)和栅极堆叠(14)之间的i区域长度(38)。 | ||
| 搜索关键词： | mosfet 制造 方法 | ||
【主权项】：
1.一种制造I-MOS的方法，包括步骤：在掩埋绝缘层(4)上提供半导体层(2)；形成栅极结构(23)，其包括半导体层(2)上的栅极电介质层(6)和多晶硅栅极(10)的堆叠(14)，该栅极结构(23)具有相对的第一侧(20)和第二侧(22)；用抗蚀剂层(24)对栅极结构(23)的第二侧(22)上的半导体层(2)施加掩模；进行注入以对所述堆叠的第一侧的第一区域(28)掺杂第一导电类型；去除抗蚀剂层(24)；选择性地蚀刻掉栅极结构(23)以留下与第一区域(28)隔开的堆叠(14)；用抗蚀剂层(32)对栅极结构(23)的第一侧(20)上的半导体层(2)施加掩模；以及进行注入(34)以对处在堆叠(14)的第二侧(22)并且临近该堆叠的半导体层(2)的第二区域(36)掺杂与第一导电类型相反的第二导电类型。
下载完整专利技术内容需要扣除积分，VIP会员可以免费下载。
该专利技术资料仅供研究查看技术是否侵权等信息，商用须获得专利权人授权。该专利全部权利属于NXP股份有限公司，未经NXP股份有限公司许可，擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作，请联系【客服】
本文链接：http://www.vipzhuanli.com/patent/200780049252.1/，转载请声明来源钻瓜专利网。
- 同类专利
- 专利分类
