[发明专利]优化存储控制器高速缓存卸载电路性能和可靠性的系统无效
| 申请号： | 200780043925.2 | 申请日： | 2007-10-09 |
| 公开（公告）号： | CN101542449A | 公开（公告）日： | 2009-09-23 |
| 发明（设计）人： | 穆罕默德·埃尔-巴塔勒;查尔斯·尼科尔斯;约翰·舍曼;基思·霍尔特;詹森·斯图尔萨茨 | 申请（专利权）人： | LSI公司 |
| 主分类号： | G06F12/00 | 分类号： | G06F12/00;G06F1/26;G06F11/30 |
| 代理公司： | 北京康信知识产权代理有限责任公司 | 代理人： | 余 刚;吴孟秋 |
| 地址： | 美国加利*** | 国省代码： | 美国;US |
| 权利要求书： | 查看更多 | 说明书： | 查看更多 |
| 摘要： | 公开了一种用于对高速缓冲存储器进行卸载的方法(140)。该方法大体包括以下步骤：(A)响应于信号的认定对高速缓冲存储器的多条高速缓存线中的所有高速缓存线进行读取，以对高速缓冲存储器进行卸载(144)，(B)根据RAID配置通过对各高速缓存线进行分割来产生多个块(146)，以及(C)将这些块写入RAID配置中的多个非易失性存储器中，其中，每个非易失性存储器均具有小于高速缓冲存储器的读取带宽的写入带宽(148)。 | ||
| 搜索关键词： | 优化 存储 控制器 高速缓存 卸载 电路 性能 可靠性 系统 | ||
【主权项】：
1.一种用于对高速缓冲存储器进行卸载的方法，包括以下步骤：(A)响应于信号的认定，对来自所述高速缓冲存储器的多条高速缓存线中的所有高速缓存线进行读取，以对所述高速缓冲存储器进行卸载；(B)根据RAID配置，通过对所述高速缓存线进行分割来产生多个块；以及(C)将所述块写入所述RAID配置中的多个非易失性存储器之中，其中，每个所述非易失性存储器均具有小于所述高速缓冲存储器的读取带宽的写入带宽。
下载完整专利技术内容需要扣除积分，VIP会员可以免费下载。
该专利技术资料仅供研究查看技术是否侵权等信息，商用须获得专利权人授权。该专利全部权利属于LSI公司，未经LSI公司许可，擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作，请联系【客服】
本文链接：http://www.vipzhuanli.com/patent/200780043925.2/，转载请声明来源钻瓜专利网。
