[发明专利]优化存储控制器高速缓存卸载电路性能和可靠性的系统

权利要求书

1.一种用于对高速缓冲存储器进行卸载的方法，包括以下步骤：

(A)直接通过控制器在所述高速缓冲存储器和主存储器 之间交换多条高速缓存线，其中，所述主存储器和所述高速缓 冲存储器是易失性的；

(B)通过所述控制器而不经过所述高速缓冲存储器在处 理器和所述主存储器之间交换数据；

(C)响应于表示功率损耗的信号的认定，将来自所述高 速缓冲存储器的所有所述高速缓存线缓存到所述控制器中；

(D)根据RAID配置，通过对缓存的所述高速缓存线进 行分割来在所述控制器中产生多个块；以及

(E)将来自所述控制器的所述块直接写入所述RAID配 置中的多个非易失性存储器，其中，每个所述非易失性存储器 均具有(i)小于所述高速缓冲存储器的读取带宽的写入带宽 以及(ii)至所述控制器的用于传送所述块的不同的独立路径。

2.根据权利要求1所述的方法，其中，所述块中的至少两个块被 基本上同时地写入所述非易失性存储器。

3.根据权利要求1所述的方法，还包括以下步骤：

通过将所述块分成条来产生多个条，其中，每个所述块 成为多个条。

4.根据权利要求3所述的方法，其中，所述步骤(E)包括以下 子步骤：

将(i)所述条和(ii)相同等级的所述条的奇偶校验写入 所述非易失性存储器之中。

5.根据权利要求4所述的方法，其中，所述条中的至少两个条被 基本上同时地写入所述非易失性存储器。

6.根据权利要求1所述的方法，其中，(i)所述信号的所述认定 表示流入功率电路的功率的损耗，以及(ii)所述功率电路被 配置为在所述功率的损耗之后向所述控制器、所述高速缓冲存 储器和所述非易失性存储器提供功率。

7.根据权利要求1所述的方法，其中，(i)每个所述非易失性存 储器均具有第一存储容量，(ii)所述高速缓冲存储器具有第 二存储容量，以及(iii)全部的所述第一存储容量至少与所述 第二存储容量一样大。

8.根据权利要求1所述的方法，其中，所述非易失性存储器的所 述写入带宽的全部至少与所述高速缓冲存储器的所述读取带 宽一样大。

9.根据权利要求1所述的方法，其中，以最接近所述高速缓冲存 储器的所述读取带宽的第一带宽从所述高速缓冲存储器读取 所述高速缓存线。

10.根据权利要求9所述的方法，其中，以最接近所述非易失性存 储器的所述写入带宽的第二带宽将所述块写入所述非易失性 存储器。

11.一种系统，包括：

高速缓冲存储器，具有读取带宽并配置为存储多条高速 缓存线，所述高速缓冲存储器是易失性的；

多个非易失性存储器，其中每一个均具有小于所述读取 带宽的写入带宽；

控制器，配置为(i)响应于表示功率损耗的信号的认定 对来自所述高速缓冲存储器的所有所述高速缓存线进行缓存；

(ii)根据RAID配置通过对缓存的所述高速缓存线进行分割 来产生多个块；以及(iii)在所述功率的损耗之后，将所述块 直接写入所述RAID配置中的所述非易失性存储器，其中，每 个所述非易失性存储器均具有至所述控制器的用于传送所述 块的不同的独立路径；主存储器，配置为直接通过所述控制器 与所述高速缓冲存储器交换所述高速缓存线，所述主存储器是 易失性的；以及

处理器，配置为通过所述控制器而不经过所述高速缓冲 存储器与所述主存储器交换第一数据。

12.根据权利要求11所述的系统，其中，所述块中的至少两个块 被基本上同时地写入所述非易失性存储器。

13.根据权利要求11所述的系统，其中所述处理器还被配置为通 过所述控制器与所述高速缓冲存储器交换第二数据。

14.根据权利要求11所述的系统，还包括功率电路，所述功率电 路配置为认定所述信号。