[发明专利]用于防止非易失性存储器的高压锁存器的高压电源降级的方法和设备

摘要

本发明描述一种具备切换电路(116)的改进的交叉耦合CMOS高压锁存器(100)，其用于存储将要写入到非易失性存储器的存储器单元的数据位，所述切换电路(116)在将数据位写入到所述锁存器的所述存储器单元中期间在所述锁存器的一个支脚与接地之间提供高串联阻抗以限制泄漏电流。大量锁存器并联连接且其累积的泄漏电流由所述切换电路(116)限制，以防止用于所述高压锁存器(100)的高压产生器(例如电荷泵电路)的过载，使得可将数据正确写入所述非易失性存储器的所述存储器单元中。

主权项

1. 一种非易失性存储器，其具有一个或一个以上高压CMOS锁存器，每一高压CMOS锁存器包括：第一CMOS反相器，其连接于HV端子与接地端子之间且具有输入端子和输出端子；第二CMOS反相器，其连接于所述HV端子与开关节点C之间且具有输入端子和输出端子；所述第二CMOS反相器的所述输入端子和所述第一CMOS反相器的所述输出端子连接到用于所述高压锁存器电路的锁存器输入节点A；数据入输入端子，其经由NMOS负载输入NMOS晶体管连接到所述锁存器输入节点A，在所述NMOS负载输入NMOS晶体管的栅极端子处提供数据加载信号以接通所述NMOS负载输入NMOS晶体管；所述第一CMOS反相器的所述输入端子和所述第二CMOS输出端子的所述输出端子连接到锁存器输出节点B；切换电路，其连接于所述一个或一个以上锁存器的全部所述一个或一个以上开关节点C与所述接地端子之间；在输入数据加载操作模式期间，所述切换电路在所述HV端子具有施加于其的低压时提供与所述一个或一个以上第二CMOS反相器串联的低阻抗；以及在高压写入操作模式期间，所述切换电路在所述HV端子具有施加于其的高压时提供与所述一个或一个以上第二CMOS反相器串联的高阻抗以限制由穿通引起的泄漏电流。