[发明专利]非易失性存储器AND阵列及其操作方法

摘要

一种半导体衬底上的非易失性存储单元(50，75)包括第一晶体管和第二晶体管(A，B)。每个晶体管均被布置为一个存储元件，该存储元件包括两个能够充当源极或漏极的扩散区域(A1，A3；A2，A3)、电荷存储元件(CEA，CEB)和控制栅极元件(CG)。沟道区域位于两个扩散区域之间。电荷存储元件位于沟道区域上方，控制栅极元件被布置在电荷存储元件的上面。第一晶体管(A)的一个扩散区域(A3)和第二晶体管(B)的一个扩散区域(A3)形成了公共扩散区域。第一晶体管(A)的另一扩散区域(A 1)被连接成连接至第一位线的第一扩散区域，第二晶体管(B)的另一扩散区域(A2)被连接成连接至第二位线的第二扩散区域，以及公共扩散区域(A3)连接至感测线。还描述了操作该非易失性AND存储器的方法。

主权项

1. 一种半导体衬底(100)上的非易失性存储单元(50；75)，其包括第一晶体管和第二晶体管(A，B)，每个晶体管(A；B)均被布置为一个存储元件，该存储元件包括能充当源极或漏极的两个扩散区域(A1，A3；A2，A3)、电荷存储元件(CEA；CEB)和控制栅极元件(CG-A；CG-B)，沟道区域(R1；R2)位于这两个扩散区域(A1，A3；A2，A3)之间；所述电荷存储元件(CEA；CEB)位于沟道区域(R1；R2)上方，所述控制栅极元件(CG-A；CG-B)被布置在所述电荷存储元件(CEA；CEB)项部；第一晶体管(A)的一个扩散区域(A3)和第二晶体管(B)的一个扩散区域(A3)形成了公共的扩散区域(A3)；第一晶体管(A)的另一个扩散区域(A1)被连接成与第一位线(BL-1)连接的第一扩散区域(A1)，第二晶体管(B)的另一个扩散区域(A2)被连接成与第二位线(BL-2)连接的第二扩散区域(A2)，并且公共扩散区域(A3)与感测线(BL-S)连接。