[发明专利]多功能以及紧凑的DC耦合CML缓冲器

摘要

通过相邻导体将CML缓冲器(102)的差分信号输出节点DC耦合到负载(105)(例如CML逻辑元件)的差分信号输入节点。CML缓冲器(102)包括下拉负载锁存器(112)，其增加了缓冲器的跨导，提供通过这些导体的DC偏置电压，并将DC偏置电压提供到负载(105)的输入节点上，从而负载无需具有DC偏置电路。在缓冲器和负载之间不需要传统的AC耦合的电容器，从而减少了实现电路所需要的管芯面积量，并且减少了缓冲器到负载的连接的电容量。由于缓冲器到负载的连接的电容量低，所以开关功耗低。可在从小于大约5千赫兹到大于1千兆赫兹的宽频范围内，以小于50％的信号衰减，将差分信号从缓冲器传送到负载。

主权项

1、一种缓冲器电路，包括：第一差分信号输入节点；第二差分信号输入节点；第一差分信号输出节点；第二差分信号输出节点；第一场效应晶体管(FET)，其具有源极、漏极和栅极，其中，所述栅极耦合到所述第一差分信号输入节点，所述源极耦合到所述第一差分信号输出节点；第二场效应晶体管(FET)，其具有源极、漏极和栅极，其中，所述漏极耦合到所述第一FET的漏极，所述栅极耦合到所述第二差分信号输入节点，所述源极耦合到所述第二差分信号输出节点；锁存器，其具有第一输入节点和第二输入节点，其中，所述锁存器的第一输入节点是所述第一差分信号输出节点，所述锁存器的第二输入节点是所述第二差分信号输出节点。