[发明专利]多功能以及紧凑的DC耦合CML缓冲器

权利要求书

1.一种缓冲器电路，包括：

第一差分信号输入节点；

第二差分信号输入节点；

第一差分信号输出节点；

第二差分信号输出节点；

第一场效应晶体管（FET），其具有源极、漏极和栅极，其中，所述栅 极耦合到所述第一差分信号输入节点，所述源极耦合到所述第一差分信号 输出节点；

第二场效应晶体管（FET），其具有源极、漏极和栅极，其中，所述漏 极耦合到所述第一FET的漏极，所述栅极耦合到所述第二差分信号输入节 点，所述源极耦合到所述第二差分信号输出节点；

锁存器，其具有第一输入节点和第二输入节点，其中，所述锁存器的 第一输入节点是所述第一差分信号输出节点，所述锁存器的第二输入节点 是所述第二差分信号输出节点，其中，所述锁存器包括：

第一N沟道晶体管，其具有源极、漏极和栅极，其中，所述第一N沟 道晶体管的栅极耦合到所述锁存器的所述第一输入节点；

第一电阻器，其具有第一端和第二端，其中，所述第一电阻器的第一 端耦合到所述第一N沟道晶体管的源极，所述第一电阻器的第二端耦合到 接地导体；

第二N沟道晶体管，其具有源极、漏极和栅极，其中，所述第二N沟 道晶体管的栅极耦合到所述锁存器的第二输入节点；以及

第二电阻器，其具有第一端和第二端，其中，所述第二电阻器的第一 端耦合到所述第二N沟道晶体管的源极，所述第二电阻器的第二端耦合到 所述接地导体。

2.如权利要求1所述的缓冲器电路，其中：

所述缓冲器电路在其第一差分信号输入节点上接收信号，并将所述信 号从其第一差分信号输出节点传送到一个负载的差分信号输入节点，使得： 在从5千赫兹到1千兆赫兹的频率范围内以小于50%的衰减，将所述信号 从所述缓冲器电路的第一差分信号输入节点传送到所述负载的差分信号输 入节点。

3.如权利要求1所述的缓冲器电路，其中，

所述第一N沟道晶体管是第一N沟道场效应晶体管（FET），其具有源 极、漏极和栅极，其中，所述第一N沟道FET的源极电阻性地耦合到地， 所述第一N沟道FET的漏极耦合到所述锁存器的第二输入节点，所述第一 N沟道FET的栅极耦合到所述锁存器的第一输入节点；

所述第二N沟道晶体管是第二N沟道FET，其具有源极、漏极和栅极， 其中，所述第二N沟道FET的漏极耦合到所述第一N沟道FET的栅极， 所述第二N沟道FET的栅极耦合到所述第一N沟道FET的漏极，所述第 二N沟道FET的源极电阻性地耦合到地。

4.如权利要求3所述的缓冲器电路，其中：

所述第一差分信号输出节点和所述第二差分信号输出节点DC耦合到 一个负载的一对差分信号输入节点。

5.如权利要求4所述的缓冲器电路，其中：

所述缓冲器电路具有从其第一和第二差分信号输入节点到所述负载的 一对差分信号输入节点的DC传递函数比，其中，所述DC传递函数比在从 5千赫兹到1千兆赫兹的频率范围内小于一。