[发明专利]具有双栅极导体的改善的CMOS二极管及其制造方法有效
| 申请号： | 200780014206.8 | 申请日： | 2007-04-25 |
| 公开（公告）号： | CN101427370A | 公开（公告）日： | 2009-05-06 |
| 发明（设计）人： | D·M·翁森格;W·劳施;杨海宁 | 申请（专利权）人： | 国际商业机器公司 |
| 主分类号： | H01L23/62 | 分类号： | H01L23/62 |
| 代理公司： | 北京市中咨律师事务所 | 代理人： | 于 静;杨晓光 |
| 地址： | 美国*** | 国省代码： | 美国;US |
| 权利要求书： | 查看更多 | 说明书： | 查看更多 |
| 摘要： | 本发明提供了一种具有双栅极导体的改善的CMOS二极管结构。具体而言，形成包括第一n掺杂区域和第二p掺杂区域的衬底。n型或p型导电性的第三区域位于所述第一与第二区域之间。n型导电性的第一栅极导体和p型导电性的第二栅极导体位于所述衬底之上并分别邻近所述第一和第二区域。此外，所述第二栅极导体通过介质隔离结构与所述第一栅极导体分隔开并隔离。在所述二极管结构中在所述第三区域与所述第二或第一区域之间形成具有下伏的耗尽区域的积累区域，并且所述积累区域优选地具有与所述第二或第一栅极导体宽度正相关的宽度。 | ||
| 搜索关键词： | 具有 栅极 导体 改善 cmos 二极管 及其 制造 方法 | ||
【主权项】：
1. 一种半导体器件，包括：半导体衬底，具有n型导电性的第一掺杂区域和p型导电性的第二掺杂区域以及位于其间的第三掺杂区域，其中所述第三掺杂区域具有n型或p型导电性和低于所述第一或第二区域的掺杂剂浓度；栅极介质层，位于所述半导体衬底之上；n型导电性的第一栅极导体，位于邻近所述半导体衬底中的所述第一掺杂区域的所述介质层上；以及p型导电性的第二栅极导体，位于邻近所述半导体衬底中的所述第二掺杂区域的所述介质层上，并且所述第二栅极导体与所述第一栅极导体通过位于其间的介质隔离结构分隔开并隔离，其中设置和构建所述第一、第二和第三掺杂区域和所述第一和第二栅极导体以在所述第三掺杂区域与所述第二或所述第一掺杂区域之间形成积累区域和下伏耗尽区域。
下载完整专利技术内容需要扣除积分，VIP会员可以免费下载。
该专利技术资料仅供研究查看技术是否侵权等信息，商用须获得专利权人授权。该专利全部权利属于国际商业机器公司，未经国际商业机器公司许可，擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作，请联系【客服】
本文链接：http://www.vipzhuanli.com/patent/200780014206.8/，转载请声明来源钻瓜专利网。
