[发明专利]具有双栅极导体的改善的CMOS二极管及其制造方法

权利要求书

1.一种半导体器件，包括：

半导体衬底，具有n型导电性的第一掺杂区域和p型导电性的第二掺杂区域以及位于其间的第三掺杂区域，其中所述第三掺杂区域具有n型或p型导电性和低于所述第一或第二区域的掺杂剂浓度；

栅极介质层，位于所述半导体衬底之上；

n型导电性的第一栅极导体，位于邻近所述半导体衬底中的所述第一掺杂区域的所述介质层上；以及

p型导电性的第二栅极导体，位于邻近所述半导体衬底中的所述第二掺杂区域的所述介质层上，并且所述第二栅极导体与所述第一栅极导体通过位于其间的介质隔离结构分隔开并隔离，

其中设置和构建所述第一、第二和第三掺杂区域和所述第一和第二栅极导体以在所述第三掺杂区域与所述第二或所述第一掺杂区域之间形成积累区域和下伏耗尽区域。

2.根据权利要求1的半导体器件，其中所述介质隔离结构包括选自氧化物、氮化物和氧氮化物的介质材料。

3.根据权利要求1的半导体器件，其中所述介质隔离结构包括氮化硅。

4.根据权利要求1的半导体器件，其中所述介质隔离结构包括氧化硅。

5.根据权利要求1的半导体器件，其中所述第一和第二掺杂区域和所述第一和第二栅极导体均包括表面硅化物层。

6.根据权利要求1的半导体器件，还包括沿所述第一和第二栅极导体的一个或多个侧壁的一个或多个介质隔离物。

7.根据权利要求6的半导体器件，其中所述一个或多个介质隔离物包括一个或多个氧化物隔离物。

8.根据权利要求7的半导体器件，其中所述一个或多个介质隔离物还包括一个或多个氮化物隔离物。

9.根据权利要求1的半导体器件，还包括在所述第一和第二栅极导体和所述半导体衬底之上的介质帽层。

10.一种半导体器件，包括：

半导体衬底，包括n型导电性的第一掺杂区域和p型导电性的第二掺杂区域以及位于其间的第三掺杂区域，其中所述第三掺杂区域具有n型导电性和低于所述第一掺杂区域的掺杂剂浓度；

栅极介质层，位于所述半导体衬底之上；

n型导电性的第一栅极导体，位于邻近所述半导体衬底中的所述第一掺杂区域的所述介质层上；以及

p型导电性的第二栅极导体，位于邻近所述半导体衬底中的所述第二掺杂区域的所述介质层上，并且所述第二栅极导体与所述第一栅极导体通过位于其间的介质隔离结构分隔开并隔离，

其中设置和构建所述第一、第二和第三掺杂区域和所述第一和第二栅极导体以在所述第三掺杂区域与所述第二掺杂区域之间形成积累区域和下伏耗尽区域。

11.根据权利要求10的半导体器件，其中所述介质隔离结构包括选自氧化物、氮化物和氧氮化物的介质材料。

12.根据权利要求10的半导体器件，其中所述介质隔离结构包括氮化硅。

13.根据权利要求10的半导体器件，其中所述介质隔离结构包括氧化硅。

14.根据权利要求10的半导体器件，其中所述第一和第二掺杂区域和所述第一和第二栅极导体均包括表面硅化物层。

15.根据权利要求10的半导体器件，还包括沿所述第一和第二栅极导体的一个或多个侧壁的一个或多个介质隔离物。

16.根据权利要求10的半导体器件，还包括在所述第一和第二栅极导体和所述半导体衬底之上的介质帽层。

17.一种半导体器件，包括：

半导体衬底，包括n型导电性的第一掺杂区域和p型导电性的第二掺杂区域以及位于其间的第三掺杂区域，其中所述第三掺杂区域具有p型导电性和低于所述第二掺杂区域的掺杂剂浓度；

栅极介质层，位于所述半导体衬底之上；

n型导电性的第一栅极导体，位于邻近所述半导体衬底中的所述第一掺杂区域的所述介质层上；以及

p型导电性的第二栅极导体，位于邻近所述半导体衬底中的所述第二掺杂区域的所述介质层上，并且所述第二栅极导体与所述第一栅极导体通过位于其间的介质隔离结构分隔开并隔离，

其中设置和构建所述第一、第二和第三掺杂区域和所述第一和第二栅极导体以在所述第三掺杂区域与所述第一掺杂区域之间形成积累区域和下伏耗尽区域。