[发明专利]在混合取向晶体管中防止电荷损伤的保护

摘要

一种包括CMOS结构的芯片，该CMOS结构具有设置在半导体衬底(50)的第一区域(24)中的体器件(20)，该第一区域与在其下的衬底的体区域(18)相导通，第一区域(24)和体区域(20)具有第一晶向。SOI器件(10)设置在通过掩埋介电层(16)与衬底的体区域分离的绝缘体上半导体(“SOI”)层(14)中，该SOI层具有不同于第一晶向的晶向。在一个示例中，该体器件包括p型场效应晶体管(“PFET”)，SOI器件包括n型场效应晶体管(“NFET”)。可替换地，该体器件能够包括NFET，SOI器件能够包括PFET。当SOI器件具有与体器件的栅导体(21)相导通的栅导体(11)时，电荷损伤能发生到SOI器件，除非存在与体区域反向偏置导通的二极管。当栅导体上的电压或SOI器件的源或漏区域上的电压超过二极管的击穿电压时，二极管能将放电电流传导到体区域。

主权项

1. 一种包括混合互补金属氧化物半导体(“CMOS”)结构的芯片，包括：体器件(20)，设置在半导体衬底(50)的第一区域(24)中，所述第一区域(24)与在其下的所述衬底的体区域(18)相导通，所述第一区域和所述体区域具有第一晶向，所述体器件还包括覆盖在所述第一区域上的第一栅导体(21)上；SOI器件(10)，设置在通过掩埋介电层(16)与所述衬底的所述体区域隔离的绝缘体上半导体(“SOI”)层(14)中，所述SOI层具有不同于所述第一晶向的第二晶向，所述SOI器件包括覆盖在所述衬底的所述SOI层上的第二栅导体(11)；第一二极管(60)，设置在所述衬底的与所述体区域导通的第二区域(72)中，所述第一二极管具有至少与所述第一栅导体相导通的阴极(62)和与所述体区域相导通的阳极(64)，所述第一二极管具有击穿电压，超过该击穿电压所述第一二极管高度导通，从而当所述第一栅导体上的电压超过所述击穿电压时所述第一二极管能够将放电电流传导到所述体区域；和第二二极管(80)，设置在所述衬底的与所述体区域导通的第三区域中，所述第二二极管具有至少与所述SOI器件的源区域或漏区域(19)中至少一个相导通的阴极(86)以及与所述体区域导通的阳极(84)，所述第二二极管具有击穿电压，超过该击穿电压所述第二二极管高度导通，从而当所述源区域或所述漏区域中至少一个上的电压超过所述击穿电压时所述第二二极管能够将放电电流传导到所述体区域。