[实用新型]一种显示器数字图像实时缩放集成电路无效
| 申请号： | 200720121954.3 | 申请日： | 2007-08-03 |
| 公开（公告）号： | CN201075280Y | 公开（公告）日： | 2008-06-18 |
| 发明（设计）人： | 田锦程;刘俊秀;林晓伟;孙凯;常军锋;石岭 | 申请（专利权）人： | 深圳艾科创新微电子有限公司 |
| 主分类号： | G09G5/373 | 分类号： | G09G5/373 |
| 代理公司： | 暂无信息 | 代理人： | 暂无信息 |
| 地址： | 518057广东省深圳市南山区高*** | 国省代码： | 广东;44 |
| 权利要求书： | 查看更多 | 说明书： | 查看更多 |
| 摘要： | 本实用新型涉及数字图像处理技术领域，提供了一种显示器数字图像实时缩放集成电路。本实用新型所述的显示器数字图像实时缩放集成电路包括总线接口模块(1)、行存储器(2)、缩放控制模块(3)、缩放同步发生模块(4)、缩放系数计算产生器(5)、场缩放模块(6)和行缩放模块(7)。本实用新型所提供的显示器数字图像实时缩放集成电路具有可重用性，且易于集成，缩放系数和存储器读地址的产生方式尤为简单，实现了向上缩放和向下缩放两种功能在单一电路同时实现。 | ||
| 搜索关键词： | 一种 显示器 数字图像 实时 缩放 集成电路 | ||
【主权项】：
1.一种显示器数字图像实时缩放集成电路，其特征在于，该电路包括：总线接口模块(1)、行存储器(2)、缩放控制模块(3)、缩放同步发生模块(4)、缩放系数计算产生器(5)、场缩放模块(6)和行缩放模块(7)；视频数据通过总线接口模块(1)并经设定存放于行存储器(2)后将同步控制信号发送到缩放同步发生模块(4)，根据同步控制信号缩放同步发生模块(4)分别向缩放控制模块(3)和行存储器(2)发送数据有效计数信号；缩放控制模块(3)根据数据有效计数信号向行存储器(2)发出行选择信号及读地址信号，视频数据由行存储器(2)输送到缩放控制模块(3)内进行行场缩放步长计算；再将行场缩放步长发送到缩放系数计算产生器(5)计算场缩放加权系数和行缩放加权系数，并将场缩放加权系数和行缩放加权系数分别输入场缩放模块(6)和行缩放模块(7)，同时缩放控制模块(3)将视频数据输入到场缩放模块(6)进行场缩放，之后再将经场缩放后的视频数据输入行缩放模块(7)，最后经行缩放后输出所需视频数据。
下载完整专利技术内容需要扣除积分，VIP会员可以免费下载。
该专利技术资料仅供研究查看技术是否侵权等信息，商用须获得专利权人授权。该专利全部权利属于深圳艾科创新微电子有限公司，未经深圳艾科创新微电子有限公司许可，擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作，请联系【客服】
本文链接：http://www.vipzhuanli.com/patent/200720121954.3/，转载请声明来源钻瓜专利网。
