[实用新型]一种显示器数字图像实时缩放集成电路

权利要求书

1.一种显示器数字图像实时缩放集成电路，其特征在于，该电路包括：

总线接口模块(1)、行存储器(2)、缩放控制模块(3)、缩放同步发生模块(4)、缩放系数计算产生器(5)、场缩放模块(6)和行缩放模块(7)；

视频数据通过总线接口模块(1)并经设定存放于行存储器(2)后将同步控制信号发送到缩放同步发生模块(4)，根据同步控制信号缩放同步发生模块(4)分别向缩放控制模块(3)和行存储器(2)发送数据有效计数信号；缩放控制模块(3)根据数据有效计数信号向行存储器(2)发出行选择信号及读地址信号，视频数据由行存储器(2)输送到缩放控制模块(3)内进行行场缩放步长计算；再将行场缩放步长发送到缩放系数计算产生器(5)计算场缩放加权系数和行缩放加权系数，并将场缩放加权系数和行缩放加权系数分别输入场缩放模块(6)和行缩放模块(7)，同时缩放控制模块(3)将视频数据输入到场缩放模块(6)进行场缩放，之后再将经场缩放后的视频数据输入行缩放模块(7)，最后经行缩放后输出所需视频数据。

2.如权利要求1所述一种显示器数字图像实时缩放集成电路，其特征在于，所述总线接口模块(1)包括总线从模块(12)和总线主模块(11)；

所述总线从模块(12)由总线接口有限状态机、缩放配置寄存器堆以及中断控制发生逻辑单元构成，用于接受CPU对缩放配置寄存器堆的设定以及对输入的视频数据进行对将要显示的画面的分辨率大小、图像缩放要求和行场同步信号极性进行设定；

所述总线主模块(11)由总线接口有限状态机和缓存地址计算逻辑单元构成，用于按照总线从模块(12)的缩放，配置寄存器堆的设定从制定的系统存储器位置读取要缩放显示的数据，并产生行存储器(2)读写控制信号。

3.如权利要求1所述一种显示器数字图像实时缩放集成电路，其特征在于，所述缩放控制模块(3)包括场缩放控制单元(31)、行缩放控制单元(32)、行场同步有效数据脉冲产生逻辑单元(33)和延时单元(34)；所述缩放控制模块(3)主要用于产生发送至行存储器(2)的行选择信号及读地址信号，同时场缩放控制单元(31)和行缩放控制单元(32)通过不断累加产生用于缩放系数的行步长和场步长，所述行步长和场步长的初值通过由输入模式和输出模式计算得到，并由寄存器配置后给出。

4.如权利要求1所述一种显示器数字图像实时缩放集成电路，其特征在于，由总线接口模块(1)输入的源图像数据在所述行存储器(2)缓存，并同时将输入的数据格式转换为YCbCr格式。

5.如权利要求1所述一种显示器数字图像实时缩放集成电路，其特征在于，进行行缩放时运用反余弦函数映射累加来调整步长。