[发明专利]锁相环电路,相移方法,及集成电路芯片

摘要

一种PLL电路，包括：时钟信号生成单元，用于产生第一时钟信号和相位与第一时钟信号相差∏/2的第二时钟信号；计算单元，用于基于第一和第二参数、第一时钟信号、第二时钟信号、以及PSK调制信号，计算第一相位比较结果和第二相位比较结果，第一相位比较结果表示对把其中第一时钟信号经受相移的信号和PSK调制信号的相位进行比较的结果，第二相位比较结果表示对把其中第二时钟信号经受相移的信号和PSK调制信号的相位进行比较的结果；控制方向设置单元，用于假想地控制控制角度；参数控制单元；以及读取控制装置，用于控制从PSK调制信号中读取数据的定时。

主权项

1.一种PLL(锁相环)电路，包括：时钟信号生成装置，被配置来产生第一时钟信号和第二时钟信号，第一时钟信号具有近似等于作为经受PSK(相移键控)调制的数字信号的PSK调制信号的频率的频率，第二时钟信号的相位与所述第一时钟信号相差∏/2；计算装置，被配置来对于每个预定长度的时间周期，基于相应于控制角度的余弦的第一参数、相应于所述控制角度的正弦的第二参数、所述第一时钟信号、所述第二时钟信号、以及所述PSK调制信号，计算第一相位比较结果和第二相位比较结果，所述第一相位比较结果表示在所述时间周期期间对其中把所述第一时钟信号相移了等效于所述控制角度的量的信号和所述PSK调制信号的相位进行比较的结果，所述控制角度是假想地控制所述第一时钟信号和所述第二时钟信号的相位的角度，所述第二相位比较结果表示在所述时间周期期间对其中把所述第二时钟信号相移了等效于所述控制角度的量的信号和所述PSK调制信号的相位进行比较的结果；控制方向设置装置，被配置来基于所述第一相位比较结果和所述第二相位比较结果，设置用于假想地控制所述控制角度的控制方向；参数控制装置，被配置来基于在所述控制方向上假想地控制的所述控制角度，控制所述第一参数和所述第二参数；以及读取控制装置，被配置来基于在所述控制方向上假想地控制的所述控制角度，控制从所述PSK调制信号读取数据的定时。