[发明专利]ASIC和可编程逻辑器件并行开发系统和开发方法

摘要

一种集成电路的开发方法，其仅利用作为电路结构研究结果，作为逻辑设计文件的一部分的块端口规格的连接信息，生成一种所谓逻辑磁芯的网表，构成该逻辑磁芯的网用于连结不依存于器件技术的块的端口和端口之间，从逻辑磁芯中选择对象块，进行组合，使用组合后的逻辑磁芯的数据。ASIC和FPGA的并行开发系统，其构成部分如下：对于从互联网来的访问进行监视的防火墙、与由用户使用的网客户机进行通信的网服务器、进行用户认证的认证服务器，管理用户的用户管理服务器、执行ASIC和FPGA的开发用程序的逻辑合成服务器、把邮件分配给项目的有关人员的邮件服务器、存放设计信息的文件服务器、执行ASIC的工具设计用程序的应用服务器、以及对ASIC和FPGA的开发状况进行监视的监视服务器。

主权项

1.一种供用户从联网的计算机方面利用的ASIC和可编程逻辑器件的并行开发系统，其特征在于具有：ASIC逻辑合成装置，用于根据上述用户要求，执行ASIC的逻ASIC逻辑合成结果判断装置，用于判断由上述ASIC逻辑合成装置编制的ASIC逻辑合成结果是否满足了上述用户要求的速度性可编程逻辑器件逻辑合成装置，用于根据上述ASIC逻辑合成结果判断装置作出的判断结果，对可编程逻辑器件进行逻辑合成；逻辑合成结果显示装置，用于在计算机上显示出上述ASIC逻辑合成装置对ASIC逻辑合成的执行结果、以及上述可编程逻辑器件逻辑合成装置对可编程逻辑器件逻辑合成的执行结果；以及逻辑合成通知装置，用于通过电子邮件向上述用户发出以下内容的通知：由上述ASIC逻辑合成装置对ASIC逻辑合成的执行开始和执行结果、以及由上述可编程逻辑器件逻辑合成装置对可编程逻辑器件逻辑合成的执行开始和执行结果。