[发明专利]半导体装置的制造方法有效

专利信息
申请号: 200710146512.9 申请日: 2007-08-17
公开(公告)号: CN101127321A 公开(公告)日: 2008-02-20
发明(设计)人: 浅子龙一;千叶祐毅;久保田和宏 申请(专利权)人: 东京毅力科创株式会社
主分类号: H01L21/768 分类号: H01L21/768;H01L21/3105;H01L21/311
代理公司: 北京纪凯知识产权代理有限公司 代理人: 龙淳
地址: 日本*** 国省代码: 日本;JP
权利要求书: 查看更多 说明书: 查看更多
摘要: 发明提供一种半导体装置的制造方法。在利用含有F的气体对作为被蚀刻膜的含有Si的低介电常数膜进行蚀刻后、直至将蚀刻掩模除去的期间,即使含有Si的低介电常数膜的被蚀刻部分暴露于NH3系气体,也能够使损伤恢复,从而能够制造电气特性和可靠性优异的半导体装置。在形成于半导体基板上的含有Si的低介电常数膜上形成具有规定的电路图案的蚀刻掩模,利用含有F的气体通过蚀刻掩模对含有Si的低介电常数膜进行蚀刻,形成槽或孔,在蚀刻后,利用使用NH3气体的灰化将蚀刻掩模除去,并将此时生成的生成物除去,然后,通过供给规定的恢复气体,使含有Si的低介电常数膜由于直到将蚀刻掩模除去的工序为止的工序而受到的损伤恢复。
搜索关键词: 半导体 装置 制造 方法
【主权项】:
1.一种半导体装置的制造方法,其特征在于,包括:在形成于半导体基板上的作为被蚀刻膜的含有Si的低介电常数膜上形成具有规定的电路图案的蚀刻掩模的工序;通过所述蚀刻掩模,利用含有F的气体对所述含有Si的低介电常数膜进行蚀刻,由此在所述含有Si的低介电常数膜上形成槽或孔的工序;在所述蚀刻后,利用灰化将所述蚀刻掩模除去的工序;和通过供给规定的恢复气体,使含有Si的低介电常数膜由于直到所述将蚀刻掩模除去的工序为止的工序而受到的损伤恢复的工序,在从所述蚀刻工序直至所述将蚀刻掩模除去的工序结束的期间,所述含有Si的低介电常数膜的被蚀刻部分被暴露于NH3气体,还包括:在所述恢复工序之前,通过暴露于所述NH3气体,将在所述含有Si的低介电常数膜的被蚀刻部分形成的生成物除去的工序。
下载完整专利技术内容需要扣除积分,VIP会员可以免费下载。

该专利技术资料仅供研究查看技术是否侵权等信息,商用须获得专利权人授权。该专利全部权利属于东京毅力科创株式会社,未经东京毅力科创株式会社许可,擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作,请联系【客服

本文链接:http://www.vipzhuanli.com/patent/200710146512.9/,转载请声明来源钻瓜专利网。

×

专利文献下载

说明:

1、专利原文基于中国国家知识产权局专利说明书;

2、支持发明专利 、实用新型专利、外观设计专利(升级中);

3、专利数据每周两次同步更新,支持Adobe PDF格式;

4、内容包括专利技术的结构示意图流程工艺图技术构造图

5、已全新升级为极速版,下载速度显著提升!欢迎使用!

请您登陆后,进行下载,点击【登陆】 【注册】

关于我们 寻求报道 投稿须知 广告合作 版权声明 网站地图 友情链接 企业标识 联系我们

钻瓜专利网在线咨询

周一至周五 9:00-18:00

咨询在线客服咨询在线客服
tel code back_top