[发明专利]半导体装置的制造方法

说明书

技术领域

本发明涉及利用例如单大马士革(Single Damascene)法或双大马士革(Dual Damascene)法形成的半导体装置的制造方法。

背景技术

在半导体器件的制造过程中，在配线槽或连接孔的形成中，大多使用双大马士革法(例如，参照专利文献1)。图13是示意性地表示以往的双大马士革法的Cu配线的形成方法的一个例子的说明图。

首先，在基板上，从下面开始依次形成例如配线层500、层间绝缘膜501、反射防止膜502，在该多层膜结构的表面上形成第一抗蚀剂膜503(图13(a))。接着，利用光刻技术，将第一抗蚀剂膜503图案化为规定的图案(图13(b))。在该图案化工序中，按规定的图案将第一抗蚀剂膜503曝光，利用显影将曝光部分选择性地除去。接着，通过以该第一抗蚀剂膜503作为掩模的蚀刻处理，对反射防止膜502和层间绝缘膜501进行蚀刻。由此形成从多层膜结构的表面与配线层500相通的连接孔504(图13(c))。

接着，例如，通过灰化处理将不需要的第一抗蚀剂膜503剥离除去(图13(d))，取而代之，形成用于形成配线槽的新的第二抗蚀剂膜505(图13(e))。利用光刻技术，将第二抗蚀剂膜505图案化(图13(f))，然后，通过以第二抗蚀剂膜505作为掩模的蚀刻处理，对反射防止膜502和层间绝缘膜501的一部分进行蚀刻。这样，形成与连接孔504连通的比连接孔504宽的配线槽506(图13(g))。将不需要的第二抗蚀剂膜505剥离除去(图13(h))，在连接孔504和配线槽506中埋入Cu材料，形成Cu配线507(图13(i))。

然而，随着半导体装置的微细化，层间绝缘膜具有的寄生电容在提高配线的性能上成为重要的因素，因此利用低介电常数材料(Low-k材料)构成层间绝缘膜本身。作为构成层间绝缘膜的低介电常数材料(Low-k材料)，通常使用具有甲基等烷基作为末端基的材料。

但是，在上述的以往的大马士革工艺(Damascene process)中，在蚀刻或抗蚀剂膜除去时，由Low-k材料构成的层间绝缘膜501会受到损伤。这样的损伤会造成层间绝缘膜501的介电常数上升，损害使用Low-k材料的效果。

作为使这样的损伤恢复的技术，在专利文献2中提出了在蚀刻或抗蚀剂膜除去后进行甲硅烷基化处理。该甲硅烷基化处理是利用甲硅烷基化剂对受到损伤的部分的表面进行改性，将甲基等烷基作为末端基。

然而，作为由Low-k材料构成的层间绝缘膜(Low-k膜)，大多使用在骨架中含有Si的层间绝缘膜，当对这样含有Si的Low-k膜进行蚀刻时，通常使用CF₄气体等含有F的气体，但在此后将作为蚀刻掩膜的抗蚀剂膜除去时，当使用NH₃系气体时，会产生即使在此后进行甲硅烷基化处理，损伤也无法恢复的新问题。即使在灰化中使用NH₃系气体以外的气体的情况下，在利用含有F的气体对含有Si的Low-k膜进行蚀刻后，NH₃系气体与蚀刻部分接触的情况下，也同样会产生这样的问题。

[专利文献1]特开2002-83869号公报

[专利文献2]特开2006-049798号公报

发明内容

本发明鉴于上述情况而做出，其目的是提供一种使用含有Si的低介电常数膜作为被蚀刻膜，即使在利用含有F的气体对该被蚀刻膜进行蚀刻后、直至将蚀刻掩模除去的期间，含有Si的低介电常数膜的被蚀刻部分被暴露于NH₃系气体的情况下，也能够使损伤恢复，从而能够制造出电气特性和可靠性优异的半导体装置的半导体装置的制造方法和一种存储有执行这样的制造方法的控制程序的计算机可读取的存储介质。