[发明专利]非易失性半导体存储元件以及非易失性半导体存储器件无效
| 申请号： | 200710142431.1 | 申请日： | 2007-08-22 |
| 公开（公告）号： | CN101154687A | 公开（公告）日： | 2008-04-02 |
| 发明（设计）人： | 小野瑞城 | 申请（专利权）人： | 株式会社东芝 |
| 主分类号： | H01L29/792 | 分类号： | H01L29/792;H01L29/423;H01L29/06;H01L27/115;H01L27/12;H01L23/522 |
| 代理公司： | 中国国际贸易促进委员会专利商标事务所 | 代理人： | 王以平 |
| 地址： | 日本*** | 国省代码： | 日本;JP |
| 权利要求书： | 查看更多 | 说明书： | 查看更多 |
| 摘要： | 将非易失性半导体存储元件的沟道形成为板状，在沟道区域的一面上隔着绝缘膜形成电荷存储层，其上隔着绝缘膜形成控制栅电极。在沟道区域的另一面上隔着绝缘膜形成控制栅电极。板状半导体区域的厚度比该杂质浓度所决定的最大耗尽层厚度的2倍要薄。这样，可以使改变控制栅电极的电压所伴随的阈值电压的变动量，比以往元件中的界限值还要小。其结果，得到提高了阈值电压的控制性、能够实现低电源电压化、能够实现低耗电的非易失性半导体存储元件。 | ||
| 搜索关键词： | 非易失性 半导体 存储 元件 以及 器件 | ||
【主权项】：
1.一种非易失性半导体存储元件，其特征在于，具有：形成在半导体衬底上的板状的第1导电型的半导体区域，覆盖上述半导体区域的第1面地形成的第1绝缘膜，覆盖上述第1绝缘膜地形成的电荷存储层，覆盖上述电荷存储层地形成的第2绝缘膜，覆盖上述第2绝缘膜地形成的第1控制栅电极，覆盖上述半导体区域的与上述第1面相反侧的第2面地形成的第3绝缘膜，覆盖上述第3绝缘膜地形成的第2控制栅电极，夹着上述电荷存储层且与上述电荷存储层至少重合一部分地形成在上述半导体区域中的第2导电型的源极·漏极区域；上述半导体区域的厚度是由半导体区域中的杂质浓度所决定的最大耗尽层厚度的2倍以下，且上述第1控制栅电极与上述第2控制栅电极电连接。
下载完整专利技术内容需要扣除积分，VIP会员可以免费下载。
该专利技术资料仅供研究查看技术是否侵权等信息，商用须获得专利权人授权。该专利全部权利属于株式会社东芝，未经株式会社东芝许可，擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作，请联系【客服】
本文链接：http://www.vipzhuanli.com/patent/200710142431.1/，转载请声明来源钻瓜专利网。
- 上一篇：交通信息生成装置及交通信息生成方法
- 下一篇：轧机用换辊小车
- 同类专利
- 专利分类
