[发明专利]非易失性半导体存储元件以及非易失性半导体存储器件

权利要求书

1.一种非易失性半导体存储元件，其特征在于，具有：

形成在半导体衬底上的板状的第1导电型的半导体区域，

覆盖上述半导体区域的第1面地形成的第1绝缘膜，

覆盖上述第1绝缘膜地形成的电荷存储层，

覆盖上述电荷存储层地形成的第2绝缘膜，

覆盖上述第2绝缘膜地形成的第1控制栅电极，

覆盖上述半导体区域的与上述第1面相反侧的第2面地形成的第3绝缘膜，

覆盖上述第3绝缘膜地形成的第2控制栅电极，

夹着上述电荷存储层且与上述电荷存储层至少重合一部分地形成在上述半导体区域中的第2导电型的源极·漏极区域；

上述半导体区域的厚度是由半导体区域中的杂质浓度所决定的最大耗尽层厚度的2倍以下，且上述第1控制栅电极与上述第2控制栅电极电连接。

2.根据权利要求1所述的非易失性半导体存储元件，其特征在于，上述第1绝缘膜的氧化膜换算膜厚与上述第2绝缘膜的氧化膜换算膜厚之和大于等于上述第3绝缘膜的氧化膜换算膜厚。

3.根据权利要求2所述的非易失性半导体存储元件，其特征在于，上述第3绝缘膜的介电常数大于等于上述第1绝缘膜的介电常数。

4.根据权利要求1所述的非易失性半导体存储元件，其特征在于，上述第1绝缘膜的氧化膜换算膜厚大于等于上述第2绝缘膜的氧化膜换算膜厚。

5.根据权利要求4所述的非易失性半导体存储元件，其特征在于，上述第2绝缘膜的介电常数大于等于上述第1绝缘膜的介电常数。

6.根据权利要求1所述的非易失性半导体存储元件，其特征在于，在上述半导体区域中流动的电流的主方向与上述半导体衬底的表面平行，且将上述第1控制栅电极与上述第2控制栅电极连接的方向也与上述半导体衬底的表面平行。

7.一种非易失性半导体存储元件，其特征在于，具有：

包括半导体支撑衬底、设置在上述半导体支撑衬底上的埋入绝缘膜以及设置在上述埋入绝缘膜上的第1导电型的半导体层的SOI衬底，

与上述半导体层分离地形成的第2导电型的源极·漏极区域，

形成在上述源极·漏极区域间的上述半导体层上的第1绝缘膜，

形成在上述第1绝缘膜上的电荷存储层，

形成在上述电荷存储层上的第2绝缘膜，

形成在上述第2绝缘膜上的第1控制栅电极，

在上述埋入绝缘膜正下方的上述半导体支撑衬底内与上述第1控制栅电极交叉地形成的第2控制栅电极；

上述源极·漏极区域夹着上述电荷存储层且与上述电荷存储层至少重合一部分地形成在上述半导体层中，

上述半导体层的厚度是由半导体层中的杂质浓度所决定的最大耗尽层厚度的2倍以下。

8.根据权利要求7所述的非易失性半导体存储元件，其特征在于，上述第1绝缘膜的氧化膜换算膜厚与上述第2绝缘膜的氧化膜换算膜厚之和大于等于上述埋入绝缘膜的氧化膜换算膜厚。

9.根据权利要求8所述的非易失性半导体存储元件，其特征在于，上述埋入绝缘膜的介电常数大于等于上述第1绝缘膜的介电常数。

10.根据权利要求7所述的非易失性半导体存储元件，其特征在于，上述第1绝缘膜的氧化膜换算膜厚大于等于上述第2绝缘膜的氧化膜换算膜厚。

11.根据权利要求10所述的非易失性半导体存储元件，其特征在于，上述第2绝缘膜的介电常数大于等于上述第1绝缘膜的介电常数。

12.根据权利要求7所述的非易失性半导体存储元件，其特征在于，上述第2控制栅电极位于上述源极·漏极区域下以及上述源极·漏极区域间的上述半导体层下的上述半导体支撑衬底内，上述第2控制栅电极与上述源极·漏极区域在与上述第2控制栅电极交叉的上述第1控制栅电极延伸的方向上的长度实质上相同。

13.一种非易失性半导体存储器件，其特征在于，具有多个权利要求1所述的非易失性半导体存储元件，上述多个非易失性半导体存储元件设置为格子状，包含在同一行中且相邻的非易失性半导体存储元件的上述源极·漏极区域相互连接，包含在同一列中的非易失性半导体存储元件的上述第1及第2控制栅电极互相连接。