[发明专利]形成半导体存储器件位线的方法有效
| 申请号： | 200710088223.8 | 申请日： | 2007-03-15 |
| 公开（公告）号： | CN101140900A | 公开（公告）日： | 2008-03-12 |
| 发明（设计）人： | 郑哲谟;赵挥元;金正根;洪承希 | 申请（专利权）人： | 海力士半导体有限公司 |
| 主分类号： | H01L21/768 | 分类号： | H01L21/768;H01L21/321;H01L21/3213 |
| 代理公司： | 北京集佳知识产权代理有限公司 | 代理人： | 顾晋伟;刘继富 |
| 地址： | 韩国京畿*** | 国省代码： | 韩国;KR |
| 权利要求书： | 查看更多 | 说明书： | 查看更多 |
| 摘要： | 一种形成半导体存储器件位线的方法，实施如下。在半导体衬底上形成第一层间绝缘层，其中在所述半导体衬底中已形成底层结构。蚀刻第一绝缘层的区域，从而形成接触孔，半导体衬底的接触区域通过该接触孔被暴露。在包括接触孔的整个表面上沉积低电阻钨层，从而形成触点。实施CMP工艺以减小低电阻钨层的表面粗糙度。使层间绝缘层上的低电阻钨层图案化为位线金属线图案，形成位线。 | ||
| 搜索关键词： | 形成 半导体 存储 器件 方法 | ||
【主权项】：
1.一种形成半导体存储器件位线的方法，所述方法包括：在半导体衬底上形成第一绝缘层；蚀刻所述第一绝缘层的区域以形成暴露部分所述半导体衬底的接触孔；在所述接触孔上形成阻挡层；在所述阻挡层上和所述接触孔中沉积低电阻钨层以形成接触塞；实施化学机械抛光(CMP)工艺以抛光所述低电阻钨层，而不暴露所述低电阻钨层下的阻挡层；和将所述低电阻钨层图案化为包括位线和接触塞的位线金属图案。
下载完整专利技术内容需要扣除积分，VIP会员可以免费下载。
该专利技术资料仅供研究查看技术是否侵权等信息，商用须获得专利权人授权。该专利全部权利属于海力士半导体有限公司，未经海力士半导体有限公司许可，擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作，请联系【客服】
本文链接：http://www.vipzhuanli.com/patent/200710088223.8/，转载请声明来源钻瓜专利网。
- 上一篇：半导体结构制造方法和其制造的半导体结构
- 下一篇：半导体元件及其制造方法
- 同类专利
- 专利分类
H01 基本电气元件
H01L 半导体器件；其他类目中不包括的电固体器件
H01L21-00 专门适用于制造或处理半导体或固体器件或其部件的方法或设备
H01L21-02 .半导体器件或其部件的制造或处理
H01L21-64 .非专门适用于包含在H01L 31/00至H01L 51/00各组的单个器件所使用的除半导体器件之外的固体器件或其部件的制造或处理
H01L21-66 .在制造或处理过程中的测试或测量
H01L21-67 .专门适用于在制造或处理过程中处理半导体或电固体器件的装置；专门适合于在半导体或电固体器件或部件的制造或处理过程中处理晶片的装置
H01L21-70 .由在一共用基片内或其上形成的多个固态组件或集成电路组成的器件或其部件的制造或处理；集成电路器件或其特殊部件的制造
H01L 半导体器件；其他类目中不包括的电固体器件
H01L21-00 专门适用于制造或处理半导体或固体器件或其部件的方法或设备
H01L21-02 .半导体器件或其部件的制造或处理
H01L21-64 .非专门适用于包含在H01L 31/00至H01L 51/00各组的单个器件所使用的除半导体器件之外的固体器件或其部件的制造或处理
H01L21-66 .在制造或处理过程中的测试或测量
H01L21-67 .专门适用于在制造或处理过程中处理半导体或电固体器件的装置；专门适合于在半导体或电固体器件或部件的制造或处理过程中处理晶片的装置
H01L21-70 .由在一共用基片内或其上形成的多个固态组件或集成电路组成的器件或其部件的制造或处理；集成电路器件或其特殊部件的制造
