[发明专利]形成半导体存储器件位线的方法

说明书

交叉引用相关申请

本发明要求享有于2006年9月6日提交的申请号为10-2006-085747的韩国专利优先权，并通过引用将其全部内容并入本文。

技术领域

本发明涉及半导体存储器件，更具体而言，涉及一种形成半导体存储器件位线的方法，该方法能降低位线的电阻。

背景技术

最近，进行了对于亚80nm器件的研究。在亚80nm技术中，利用光刻工艺形成图案提出了一场艰难的挑战。换句话说，用于100nm器件的使用氟化氪(KrF，248nm)光源和活性离子蚀刻(RIE)技术的曝光技术似乎达到了其极限。

对于100nm器件的情况(例如，DRAM)，利用采用KrF光源的光刻工艺形成临界层。对于金属层，大部分图案采用RIE形成。这些工艺技术已用于大规模生产，迄今为止未出现显著的问题。但是，对于亚80nm器件的情况，利用现有的KrF和RIE方法实施图案形成过程是不可能的。

具体地，对于具有100nm器件的设计标准中最小节距的位线的情况，，该节距较亚80nm器件中的最终检查临界尺寸(FICD)更低。在这种情况下，KrF达到其极限。因此，具有更小波长的氟化氩(193nm)光源被考虑用于下一代器件。

由于光刻胶的重要性，已经对ArF的使用进行了大量的研究。这是因为由于ArF光源较小的波长因而具有高的分辨率，但是必须使用薄的阻剂(resist)以保持小的焦深(DOF)容限。但是，当时实施RIE蚀刻工艺时ArFd阻剂对阻剂具有低的蚀刻选择性。因此，预期在实施蚀刻工艺时将存在困难。即，如果使用具有低选择性的薄阻剂，蚀刻工艺的容限可被显著减小。但是，对于将来纳米级器件，该蚀刻工艺将具有局限性。

为了增加ArF光源和阻剂之间的蚀刻工艺容限，已经对氧化层图案化、沉积金属和接着实施化学机械抛光(CMP)的大马士革工艺进行了研究。通常，这是由于蚀刻氧化层而不是金属或氮化物层具有优势，因为同样的阻剂厚度具有高的选择性。即，大马士革工艺可成为用于增加蚀刻过程工艺容限的基本方法。而且，大马士革工艺可应用于微型器件的制造，因为关于光刻胶的工艺容限在光学过程中变大。

此外，由于器件小型化，采用具有较小电阻率的材料例如钨代替多晶硅和硅化钨，以提高器件的速度。这种向具有较低电阻率金属的发展通常首先应用于位线，因为其往往是在器件中具有最小的节距。

发明内容

本发明的实施方案涉及一种形成半导体存储器件位线的方法，其中通过RIE方法，利用低电阻的钨形成触点(contact)和位线，因此减少位线的薄层电阻值、简化工艺步骤，并且提高TAT。

根据本发明的实施方案，一种形成半导体存储器件位线的方法包括步骤：在其中已形成底层结构的半导体衬底上形成第一绝缘层；蚀刻第一绝缘层的区域，从而形成接触孔，半导体衬底的接触区域通过该接触孔被暴露；在接触孔的侧壁和底部表面上形成阻挡金属层；在包括接触孔的整个表面上沉积低电阻钨层，从而形成接触；实施CMP工艺以减小低电阻钨层的表面粗糙度；和在位线金属线图案中的第一绝缘层上图案化低电阻钨层，形成位线。

方法还包括在形成接触孔和沉积低电阻钨层的步骤前，在接触孔的侧壁和底部表面上形成阻挡金属层的步骤。

可以利用电阻值为9～12Ω·μm的钨来形成厚度为1500～2000埃的低电阻钨层。

在沉积低电阻钨层的步骤中，掺杂B₂H₆或者SiH₄以产生核。

附图说明

图1～6是举例说明根据本发明实施方案形成半导体存储器件位线的方法的截面图。

具体实施方式

参考图1，在半导体衬底100上形成第一绝缘层101，其中在所述衬底中已形成底层结构；利用光刻胶图案蚀刻第一绝缘层101，使得底层结构和触点相互接触的区域被暴露，从而形成接触孔。除去光刻胶图案。

参考图2，实施预处理清洗过程以除去底层结构上任何剩余的残留物。在包括接触孔的整个表面上形成阻挡金属层102。阻挡金属层102的作用是防止在后续接触过程中接触材料扩散入周围材料中。