[发明专利]复合开口的形成方法及应用该方法的双重金属镶嵌工艺无效
申请号: | 200710085886.4 | 申请日: | 2007-03-08 |
公开(公告)号: | CN101261954A | 公开(公告)日: | 2008-09-10 |
发明(设计)人: | 马宏 | 申请(专利权)人: | 联华电子股份有限公司 |
主分类号: | H01L21/768 | 分类号: | H01L21/768;H01L21/311 |
代理公司: | 北京市柳沈律师事务所 | 代理人: | 陶凤波 |
地址: | 中国台湾新竹*** | 国省代码: | 中国台湾;71 |
权利要求书: | 查看更多 | 说明书: | 查看更多 |
摘要: | 一种双重金属镶嵌工艺。在基底上形成介电层,并在介电层中形成通路开口,裸露出基底上的衬层。接着,在通路开口中填入沟填层并在基底上形成阻抗层。之后,进行光刻与蚀刻工艺,以在介电层中形成沟槽,并使得留下的沟填层呈拱顶状,其中在进行蚀刻工艺时,沟填材料层的蚀刻速率大于阻抗层的蚀刻速率。其后,去除沟填层、阻抗层与通路开口所裸露的衬层,再于沟槽与通路开口中形成导电层,本发明中主要利用蚀刻速率差异的控制以在形成复合式开口时避免产生遮蔽效应。 | ||
搜索关键词: | 复合 开口 形成 方法 应用 双重 金属 镶嵌 工艺 | ||
【主权项】:
1. 一种双重金属镶嵌工艺,包括:提供基底,该基底上具有导电区且该导电区已被衬层覆盖;在该基底上形成介电层;在该介电层中形成通路开口,对准该导电区并裸露出该衬层;在该通路开口中填入沟填层;在该基底上形成阻抗层,覆盖该介电层与该沟填层;进行光刻与蚀刻工艺,以在该介电层中形成沟槽,并使留下的该沟填层呈拱顶状,其中在进行蚀刻工艺时,该沟填层的蚀刻速率大于该阻抗层的蚀刻速率;去除该沟填层、该阻抗层与该通路开口所裸露的该衬层;以及在该沟槽与该通路开口中形成导电层。
下载完整专利技术内容需要扣除积分,VIP会员可以免费下载。
该专利技术资料仅供研究查看技术是否侵权等信息,商用须获得专利权人授权。该专利全部权利属于联华电子股份有限公司,未经联华电子股份有限公司许可,擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作,请联系【客服】
本文链接:http://www.vipzhuanli.com/patent/200710085886.4/,转载请声明来源钻瓜专利网。
- 同类专利
- 专利分类
H01 基本电气元件
H01L 半导体器件;其他类目中不包括的电固体器件
H01L21-00 专门适用于制造或处理半导体或固体器件或其部件的方法或设备
H01L21-02 .半导体器件或其部件的制造或处理
H01L21-64 .非专门适用于包含在H01L 31/00至H01L 51/00各组的单个器件所使用的除半导体器件之外的固体器件或其部件的制造或处理
H01L21-66 .在制造或处理过程中的测试或测量
H01L21-67 .专门适用于在制造或处理过程中处理半导体或电固体器件的装置;专门适合于在半导体或电固体器件或部件的制造或处理过程中处理晶片的装置
H01L21-70 .由在一共用基片内或其上形成的多个固态组件或集成电路组成的器件或其部件的制造或处理;集成电路器件或其特殊部件的制造
H01L 半导体器件;其他类目中不包括的电固体器件
H01L21-00 专门适用于制造或处理半导体或固体器件或其部件的方法或设备
H01L21-02 .半导体器件或其部件的制造或处理
H01L21-64 .非专门适用于包含在H01L 31/00至H01L 51/00各组的单个器件所使用的除半导体器件之外的固体器件或其部件的制造或处理
H01L21-66 .在制造或处理过程中的测试或测量
H01L21-67 .专门适用于在制造或处理过程中处理半导体或电固体器件的装置;专门适合于在半导体或电固体器件或部件的制造或处理过程中处理晶片的装置
H01L21-70 .由在一共用基片内或其上形成的多个固态组件或集成电路组成的器件或其部件的制造或处理;集成电路器件或其特殊部件的制造