[发明专利]复合开口的形成方法及应用该方法的双重金属镶嵌工艺

说明书

技术领域

本发明涉及一种半导体工艺，且特别涉及一种复合开口的形成方法及应用该方法的双重金属镶嵌工艺。

背景技术

随着半导体元件集成度的提升，多重金属内连线的使用愈来愈广泛。通常，多重金属内连线的金属层的阻值愈低，则元件的可靠度愈高，元件的效能愈好。在金属材料中，铜金属的阻值低，非常适合用作多重金属内连线，但，由于铜金属难以传统的光刻蚀刻技术来图案化，因而发展出一种称之为双重金属镶嵌工艺。

双重金属镶嵌工艺是一种在介电层中形成沟槽与通路开口，再回填金属，以形成金属导线与通路的技术。双重金属镶嵌工艺的方法有许多种，有的是在介电层中先形成通路开口，再形成沟槽；有的则是先形成沟槽，再形成通路。

以先形成通路开口再形成沟槽方法来进行双重金属镶嵌工艺时，在形成沟槽的蚀刻过程中，通路开口下方所对应的金属层可能也会遭受蚀刻的破坏，而造成元件电性上的问题。

请参照图1，为了避免通路开口下方所对应的金属层102在形成沟槽的蚀刻过程中遭受蚀刻的破坏，目前已知的一种方法，是在介电层106中形成通路开口110之后，先在通路开口110中填入沟填层112，以避免通路开口110下方所对应的金属层102遭受蚀刻的破坏。然而，此方法常会因为沟填层112的遮蔽效应(shadowing effect)，而在后续蚀刻形成沟槽120之后，在通路开口110顶角110a处残留栅栏(fence)状的介电层106a，造成元件可靠度的问题。然而，要消除栅栏状的介电层常面临许多的困难。藉由调整沟填层的高度来避免栅栏状介电层的形成是一种可以采行的方法，但是由于蚀刻均匀度不佳以及微负载效应(microloading effect)的影响，在基底中心处的沟填层的厚度与基底边缘处的沟填层的厚度，或是密集区域的沟填层的厚度与基底疏松区域的沟填层的厚度常有着极大的差异，使得工艺的空间(process window)非常狭小。

另一方面，请参照图2，若是为了避免在蚀刻的过程中形成栅栏状的介电层，而采用在蚀刻过程中可以形成较少聚合物的蚀刻气体来进行沟槽的蚀刻工艺，则沟槽120顶角120a处的介电层106会因为没有聚合物的保护而遭受蚀刻剂的破坏，造成沟槽120顶角120a圆化的现象。当后续沉积的金属层122填入此顶角圆化的沟槽之后，相邻的两个双重金属镶嵌结构，可能会因此而桥接。

发明内容

本发明的目的是提供一种双重金属镶嵌结构的制造方法，其可以避免沟槽顶角圆化的现象，防止相邻的两个双重金属镶嵌结构发生桥接的现象。

本发明的又一目的是提供一种双重金属镶嵌结构的制造方法，其可以避免形成栅栏状的介电层。

本发明的再一目的是提供一种复合开口的形成方法，其可以避免宽开口顶角圆化现象且可避免窄开口顶角形成栅栏状的凸起。

本发明提出一种双重金属镶嵌工艺。此方法是在已形成衬层的基底上形成介电层，并在其中形成通路开口，裸露出基底上的衬层。接着，在通路开口中填入沟填层并在基底上形成阻抗层。之后，进行光刻与蚀刻工艺，以在介电层中形成沟槽，并使得留下的沟填层呈拱顶状，其中在进行蚀刻工艺时，该沟填材料层的蚀刻速率大于该阻抗层的蚀刻速率。其后，去除沟填层、阻抗层与通路开口所裸露的衬层，再于沟槽与通路开口中形成导电层。

依照本发明实施例所述，上述的双重金属镶嵌工艺中，在进行蚀刻工艺时，沟填层/阻抗层的蚀刻选择比为3至1.1。

依照本发明实施例所述，上述的双重金属镶嵌工艺中，在进行蚀刻工艺时，沟填层的蚀刻速率大于介电层的蚀刻速率。

依照本发明实施例所述，上述的双重金属镶嵌工艺中，在进行蚀刻工艺时，沟填层/介电层的蚀刻选择比为1.2至2。

依照本发明实施例所述，上述的双重金属镶嵌工艺中，阻抗层的蚀刻速率大于介电层的蚀刻速率。

依照本发明实施例所述，上述的双重金属镶嵌工艺中，在进行蚀刻工艺时的蚀刻气体不含氧气。

依照本发明实施例所述，上述的双重金属镶嵌工艺中，在进行蚀刻工艺时所使用的气体包括氟烃。

依照本发明实施例所述，上述的双重金属镶嵌工艺中，在进行蚀刻工艺时所使用的气体还包括载气。

依照本发明实施例所述，上述的双重金属镶嵌工艺中，在进行蚀刻工艺时所使用的气体还包括调整气体。依照本发明实施例所述，上述的双重金属镶嵌工艺中，介电层的材质包括低介电常数材料。

依照本发明实施例所述，上述的双重金属镶嵌工艺更包括在形成该通路开口之前，在介电层上形成顶盖层。