[发明专利]一种锁相环的自校准方法及电路

摘要

本发明提供了一种锁相环的自校准方法及电路，所述自校准方法包括以下1：在锁相环上电时对所述压控振荡器(VCO)的充电时间进行预设时间的计时；2：比较锁相环基准信号R与VCO的输出反馈信号V的频率快慢；3：根据2的比较结果，如果信号V慢于信号R则执行4并返回到2，如果信号V频率快于信号R则执行步骤5；4：降低压控振荡器的电容值；步骤5：停止对信号R与信号V的频率比较。基于该方法实现的自校准电路包括数字累加器、状态机和控制模块。该方法可在锁相环获得指定输出信号的频率下，有效降低VCO的增益，从而降低输出信号的抖动，缩短自校准锁相环的闭锁时间，且排除温度对输出信号的影响，保持锁相环工作的稳定性。

主权项

1、一种锁相环的自校准方法，所述锁相环包括两个分频器、鉴频鉴相器、电荷泵、低通滤波器和压控振荡器，其特征在于，自校准方法包括以下步骤：步骤1：在锁相环上电时对所述压控振荡器的充电时间进行预设时间的计时；步骤2：比较给定锁相环基准信号与压控振荡器的输出反馈信号的频率快慢；步骤3：根据步骤2的比较结果，如果压控振荡器的输出慢于给定锁相环的基准信号则执行步骤4并返回到步骤2，如果所述压控振荡器的输出反馈信号频率快于所述锁相环基准信号则执行步骤5；步骤4：降低压控振荡器的电容值；步骤5：停止对给定锁相环基准信号与压控振荡器的输出反馈信号的频率比较。