[发明专利]SOC系统处理器芯片中的高速同步外设时钟相位控制装置

摘要

本发明涉及一种SOC系统处理器芯片中高速同步外设时钟相位控制装置，输出接口模块的输出端和输入接口模块的输入端分别与高速同步外设连接，处理器内部逻辑模块时钟信号送入第一可配置延时模块输入端、第二可配置延时模块输入端和第二信号采样模块时钟输入端，第一可配置延时模块输出信号通过输出接口模块送入第二可配置延时模块输入端，第二可配置延时模块输出信号送入第一信号采样模块时钟输入端，输入接口模块输出信号依次经第一信号采样模块和第二信号采样模块送入处理器内部逻辑模块。采用该SOC系统处理器芯片中高速同步外设时钟相位控制装置，逻辑设计简单可靠，配置灵活多样，成本较低，工作性能稳定，能自动调整相位，适用范围较广。

主权项

1、一种SOC系统处理器芯片中的高速同步外设时钟相位控制装置，包括处理器芯片上的输出接口模块、输入接口模块和内部逻辑模块，该输出接口模块的输出端和输入接口模块的输入端分别与该高速同步外设相连接，其特征在于，所述的装置还包括第一可配置延时模块、第二可配置延时模块、第一信号采样模块和第二信号采样模块，所述的处理器芯片的内部逻辑模块的时钟信号分别送入该第一可配置延时模块的输入端、第二可配置延时模块的输入端和第二信号采样模块的时钟输入端，所述的第一可配置延时模块的输出信号通过所述的输出接口模块送入所述的第二可配置延时模块的输入端，该第二可配置延时模块的输出信号送入所述的第一信号采样模块的时钟输入端，所述的输入接口模块的输出信号依次通过第一信号采样模块和第二信号采样模块送入该处理器芯片的内部逻辑模块。