[发明专利]电感器的制造方法

摘要

本发明提供一种形成划分前的叠层体时也形成外部电极从而能有效利用芯片容积并防止安装时不便的电感器的制造方法。具备：叠层工序、划分工序、烧结工序、以及电镀工序，叠层工序中形成包含绝缘体(2)、卷绕体(3)以及外部电极(4、5)的叠层体。即，叠层工序中，叠积具有大宽度填充导体(40、50)的绝缘层(20、25)、具有小宽度填充导体(41、51)的绝缘层(21～24)、以及具有外部电极图案(42、52)的导体图案(31～34)。由此，由导体图案(31～34)形成卷绕体(3)，由大宽度填充导体(40、50)和小宽度填充导体(41、51)和外部电极图案(42、52)形成外部电极(4、5)。将小宽度填充导体(41、51)的宽度设定成小于大宽度填充导体(40、50)和外部电极图案(42、52)的宽度，以对外部电极(4、5)设置凹凸。

主权项

1、一种电感器的制造方法，具备：形成具有多块包含：内包于绝缘层的卷绕体、以及连接该卷绕体的两端并从绝缘层露出的一对外部电极的芯片的叠层体用的叠层工序；将所述叠层工序中形成的叠层体划分成各芯片用的划分工序；以及烧结所述划分工序中形成的各芯片用的烧结工序，其特征在于，所述叠层工序具有以下过程：用导体糊并利用印刷法或光刻制版法，在绝缘层上形成所述卷绕体用的导体图案，同时在该绝缘层的边部上形成所述外部电极用的外部电极图案的第1过程；以及用绝缘糊并利用印刷法或光刻制版法，在该导体图案和外部电极图案上形成具有连接窥视所述导体图案的通路孔和与所述外部电极的切口部的绝缘层的第2过程，通过重复这些第1和第2过程，形成包含由所述导体图案和通路孔构成的所述卷绕体、以及由所述外部电极图案和填充在所述切口部的导体构成的一对所述外部电极的所述多块芯片。