[发明专利]半导体封装及其形成方法有效
| 申请号： | 200680018216.4 | 申请日： | 2006-03-24 |
| 公开（公告）号： | CN101185153A | 公开（公告）日： | 2008-05-21 |
| 发明（设计）人： | 瓦西里·罗梅加·汤普森;贾森·芬德;特里·K·戴利;张镇旭 | 申请（专利权）人： | 飞思卡尔半导体公司 |
| 主分类号： | H01L21/00 | 分类号： | H01L21/00;H01L23/52 |
| 代理公司： | 中原信达知识产权代理有限责任公司 | 代理人： | 穆德骏;黄启行 |
| 地址： | 美国得*** | 国省代码： | 美国;US |
| 权利要求书： | 查看更多 | 说明书： | 查看更多 |
| 摘要： | 提供在管芯粘接工艺期间防止来自背面金属层(118)的金渗入到焊料(164)中的半导体封装(100)及其制造方法。根据本发明的方法包括提供包括有多个金属焊盘(112)的半导体晶片叠层(110)。在基板(116)的表面(119)上形成粘附/镀层(115)。在粘附/镀层(115)的表面上镀上金层(118)。在划片道区域(124)中使用标准光刻技术蚀刻金层(118)以暴露金层(118)及粘附/镀层(115)的边缘部分(128)。沉积阻挡金属层(130)以在金层(118)及粘附/镀层(115)的暴露的边缘(128)的周围形成边缘密封(129)。在划片道区域(124)中切割半导体晶片叠层(110)并将其焊接到引线框架(162)以形成其提供边缘密封(128)以防止来自背面金属层(118)的金渗入到焊料(162)中的半导体封装(100)。 | ||
| 搜索关键词： | 半导体 封装 及其 形成 方法 | ||
【主权项】：
1.一种制造半导体封装的方法，所述方法包括：提供半导体晶片叠层，其包括在基板的第一表面中形成的多个金属焊盘、在所述基板的相对的第二表面上形成的粘附/镀层以及在所述粘附/镀层的表面上上形成的金层；在所述半导体晶片叠层的划片道区域中蚀刻所述金层，其中蚀刻暴露出所述金层、所述粘附/镀层以及所述基板的多个边缘部分；在所述粘附/镀层及所述金层的所述暴露的边缘部分的周围形成边缘密封；在所述划片道区域中切割所述半导体叠层以限定半导体管芯；以及将所述管芯粘接至支撑结构。
下载完整专利技术内容需要扣除积分，VIP会员可以免费下载。
该专利技术资料仅供研究查看技术是否侵权等信息，商用须获得专利权人授权。该专利全部权利属于飞思卡尔半导体公司，未经飞思卡尔半导体公司许可，擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作，请联系【客服】
本文链接：http://www.vipzhuanli.com/patent/200680018216.4/，转载请声明来源钻瓜专利网。
- 上一篇：储存稳定的促进剂溶液
- 下一篇：使用软键盘的遥控装置、字符输入方法和显示装置
- 同类专利
- 专利分类
H01 基本电气元件
H01L 半导体器件；其他类目中不包括的电固体器件
H01L21-00 专门适用于制造或处理半导体或固体器件或其部件的方法或设备
H01L21-02 .半导体器件或其部件的制造或处理
H01L21-64 .非专门适用于包含在H01L 31/00至H01L 51/00各组的单个器件所使用的除半导体器件之外的固体器件或其部件的制造或处理
H01L21-66 .在制造或处理过程中的测试或测量
H01L21-67 .专门适用于在制造或处理过程中处理半导体或电固体器件的装置；专门适合于在半导体或电固体器件或部件的制造或处理过程中处理晶片的装置
H01L21-70 .由在一共用基片内或其上形成的多个固态组件或集成电路组成的器件或其部件的制造或处理；集成电路器件或其特殊部件的制造
H01L 半导体器件；其他类目中不包括的电固体器件
H01L21-00 专门适用于制造或处理半导体或固体器件或其部件的方法或设备
H01L21-02 .半导体器件或其部件的制造或处理
H01L21-64 .非专门适用于包含在H01L 31/00至H01L 51/00各组的单个器件所使用的除半导体器件之外的固体器件或其部件的制造或处理
H01L21-66 .在制造或处理过程中的测试或测量
H01L21-67 .专门适用于在制造或处理过程中处理半导体或电固体器件的装置；专门适合于在半导体或电固体器件或部件的制造或处理过程中处理晶片的装置
H01L21-70 .由在一共用基片内或其上形成的多个固态组件或集成电路组成的器件或其部件的制造或处理；集成电路器件或其特殊部件的制造
