[发明专利]半导体封装及其形成方法

说明书

技术领域

本发明通常涉及半导体封装以及用于制造半导体封装的方法，更具体地涉及管芯(die)粘接工艺。

背景技术

在晶片上产生多个管芯之后，必须对它们执行管芯制备，期间制备管芯用于集成电路(IC)封装及测试。管芯制备工艺通常由晶片贴装和管芯切割以及随后的管芯粘接工艺组成。管芯被粘接在半导体封装的支撑结构(例如，引线框架)的管芯焊盘或者管芯腔上。结合管芯的方式限定了管芯粘接工艺。通常在汽车和大功率器件中使用软焊料及焊膏应用。例如，在软焊料或焊膏粘接工艺期间，采用焊接材料将管芯结合到引线框架上。在软焊料粘接工艺期间，焊料被导入作为导线预型(wire preform)并且熔化在热引线框架的表面上作为液态焊料点。在焊膏粘接工艺期间，通过小注射器将焊料分配在引线框架上。随后将管芯放置在焊料上，并加热到熔化点以上，随后冷却，提供稳固的连接。

当前的后端金属工艺包括在切割(dicing)或单颗化(singulation)之前在晶片上沉积金和阻挡金属层。标准的晶片切割方法使用锯片贯穿器件阵列直线切割，导致在单颗化切点处暴露金层。在软焊料粘接工艺期间，金层的暴露部分溶解在焊料中，导致失去粘附性以及在焊料块中形成大的空洞。由于金溶解或渗入到焊料中导致的典型金损耗为30％。

因此，需要提供一种可降低焊料空洞并改善半导体管芯粘附性的封装半导体器件的方法。此外，需要提供一种可提供具有改良的热性能的器件的封装半导体器件的方法。此外，结合附图及本发明的背景技术，根据随后对本发明的详细描述及附加的权利要求，本发明的其它期望的特性及特征将会明显。

附图说明

下面将结合附图描述本发明，其中相同的附图标记表示相同的元件，并且其中

图1至6在横截面中示出了根据本发明的半导体晶片封装及其制造的方法步骤。

具体实施方式

对本发明的下面的详细描述本质上只是示例性的并且不意图限制本发明或者本发明的应用和使用。此外，也不意图受在本发明的前述背景技术或者本发明的下面详细描述中所介绍的任何理论所限制。

图1至6在横截面中示出了根据本发明的半导体晶片封装及其制造的方法步骤。如图1所示，根据本发明实施例的半导体封装100的制造开始于设置基板116，通常为半导体晶片，其具有根据公知的半导体制造技术制造的形成在其最上表面111上的多个金属焊盘112。与焊盘112对准设置多个热通孔(via)114，并且将由相关半导体器件(未示出)产生的热及增大的源极到漏极电流传递到封装基板(在下面讨论)。基板116优选地由砷化镓(GaAs)组成，其中术语“基板”在这里用于包括基板本身以及可覆盖在基板上以形成半导体晶片叠层110的金属或绝缘层。应了解，在晶片叠层110的制造中以及更具体地在焊盘112和热通孔114的制造中的多个步骤是公知的，并由此为了简洁起见，这里将只简单的叙述或者完全省略许多常规步骤，而不提供公知方法的细节。

在晶片制造工艺期间，在基板116的背面119上形成粘附/导电层115。层115由具有在1000-2000范围内的厚度的钛层以及具有在4000-6000范围内的厚度的金层形成。通过在本领域内公知的标准溅射工艺，在基板116上沉积层115，其提供增强的热学特性以及镀上随后的层。

接下来，在粘附/导电层115的表面上镀上金层118。在本示例性实施例中，金层118形成为具有约3微米的厚度，并且通过在本领域中公知的标准电镀工艺沉积在粘附/导电层115上。金层118提供热通路并且增加与金属焊盘112接触的器件的源极到漏极的电流能力，使得金属焊盘112更加有效。

在镀层118之后，在金层118的表面122上应用光致抗蚀剂层120并且对其光刻构图，如图1所示。采用本领域中公知的标准光刻步骤执行对层120的构图，并且其暴露在晶片叠层100的划片道或者划线区域124中的金层118。随后在划片道区域124中切割或单颗化晶片叠层110。

图2示出了采用构图的光刻抗蚀剂层120作为蚀刻掩模来贯穿金层118进行蚀刻。对金层118的蚀刻在层118中提供沟槽126并且暴露金层118及粘附/镀层115的边缘部分128，以及基板116的部分。采用公知的湿式化学法诸如X20来蚀刻金层118。如图3所示，在完成对沟槽126的蚀刻之后，去除光致抗蚀剂层120。