[发明专利]用于异质多管线处理器中的功率减小的方法和设备

摘要

一种处理器包含例如取出级和解码级等共用指令解码前端和一组异质处理管线。较低性能管线具有较少级，且可利用较低速度/功率电路。较高性能管线具有较多级，且利用较快电路。所述管线共享其它处理器资源，例如指令高速缓冲存储器、寄存器文件堆栈、数据高速缓冲存储器、存储器接口和系统内的其它构造的寄存器。在所揭示的实例中，控制所述处理器使得需要较高性能的处理在所述较高性能管线中运行，而在至少一些情况下，那些需要较低性能的处理利用所述较低性能管线，且同时所述较高性能管线有效地不活动或甚至关闭以使电力消耗最小化。所述处理器在任何给定时间的配置，也就是说当前正操作的管线，可经由若干不同技术来控制。

主权项

1.一种针对中央处理单元的指令管线处理的方法，其包括：依次解码指令流中的每一指令；选择性地将第一经解码指令供应到具有第一数目的一个或一个以上级的第一处理管线；通过所述第一处理管线的所述级基于所述第一经解码指令执行一系列功能；选择性地将第二经解码指令供应到具有第二数目的级的第二处理管线，其中所述第二级数目高于所述第一级数目，且所述第二处理管线的性能高于所述第一处理管线的性能；以及通过所述第二处理管线的所述级基于所述第二经解码指令执行一系列功能。