[发明专利]用于异质多管线处理器中的功率减小的方法和设备

权利要求书

1.一种针对中央处理单元的指令管线处理的方法，其包括：

依次解码指令流中的每一指令；

选择性地将第一经解码指令供应到具有第一数目的一个或一个以上级的第一处理管线；

通过所述第一处理管线的所述级基于所述第一经解码指令执行一系列功能；

选择性地将第二经解码指令供应到具有第二数目的级的第二处理管线，其中所述第二级数目高于所述第一级数目，且所述第二处理管线的性能高于所述第一处理管线的性能；以及

通过所述第二处理管线的所述级基于所述第二经解码指令执行一系列功能。

2.根据权利要求1所述的方法，其中在所述通过所述第一处理管线的所述级基于所述第一经解码指令执行所述功能中的至少一些的期间，所述第二处理管线并不同时基于所述第二经解码指令执行所述功能中的任一者。

3.根据权利要求2所述的方法，其中与所述第一经解码指令相比，所述第二经解码指令具有较高性能要求。

4.根据权利要求3所述的方法，其中与所述第二处理管线相比，所述第一处理管线消耗较少电力。

5.根据权利要求4所述的方法，其进一步包括在通过所述第一处理管线的所述级执行所述功能中的所述至少一些期间切断到达所述第二处理管线的电力。

6.根据权利要求4所述的方法，其中所述选择基于所述第一和第二经解码指令的性能要求。

7.根据权利要求4所述的方法，其中所述选择基于分别在第一和第二范围内的所述第一和第二指令的地址。

8.一种处理器，其包括：

共用指令存储器，其用于存储处理指令；

第一处理管线，其包括第一数目的一个或一个以上级；

第二处理管线，其包括比所述第一数目的级多的第二数目的级，所述第二处理管线提供比所述第一处理管线高的性能；以及

共用前端，其用于从所述共用指令存储器获得所述处理指令，并选择性地将所述处理指令中的第一处理指令供应到所述第一处理管线及将所述处理指令中的第二处理指令供应到所述第二处理管线。

9.根据权利要求8所述的处理器，其中：

所述第二处理管线以比所述第一处理管线高的时钟速率操作；以及

所述第一处理管线汲取比所述第二处理管线少的电力。

10.根据权利要求8所述的处理器，其中所述共用前端包括：

取出级，其用于从所述共用指令存储器获得所述处理指令；以及

解码级，其用于解码所述获得的处理指令中的每一者并选择性地将所述经解码的处理指令中的每一者供应到所述第一处理管线或所述第二处理管线。

11.根据权利要求8所述的处理器，其中所述共用前端基于所述第一和第二处理指令的相对性能要求来选择用于供应到所述第一处理管线的第一处理指令和用于供应到所述第二处理管线的第二处理指令。

12.根据权利要求8所述的处理器，其中所述第一处理管线由包括多个级的单标量管线组成。

13.根据权利要求8所述的处理器，其中所述第二处理管线包括具有相似深度的两个或两个以上并行多级管线，从而形成超标量管线。

14.根据权利要求8所述的处理器，其中：

所述第一处理管线的多个级经排列以形成单标量管线；且

所述第二处理管线的所述级经排列以形成包括具有相似深度的两个或两个以上并行多级管线的超标量管线。

15.根据权利要求14所述的处理器，其中所述两个并行管线中的每一者包括十二个级。

16.根据权利要求14所述的处理器，其中所述共用前端包括：

取出级，其耦合到所述共用指令存储器以用于取出所述处理指令；以及

解码级，其用于解码所述被取出的处理指令并将经解码的第一处理指令供应到所述第一处理管线，及将经解码的第二处理指令供应到所述两个并行管线。