[发明专利]印刷线路基板制造用PSAP方法有效
申请号: | 200610171126.0 | 申请日: | 2006-12-22 |
公开(公告)号: | CN101102647A | 公开(公告)日: | 2008-01-09 |
发明(设计)人: | 白泰逸 | 申请(专利权)人: | 株式会社第4纪韩国 |
主分类号: | H05K3/38 | 分类号: | H05K3/38;H05K3/02 |
代理公司: | 中原信达知识产权代理有限责任公司 | 代理人: | 陆锦华;谢丽娜 |
地址: | 韩国仁*** | 国省代码: | 韩国;KR |
权利要求书: | 查看更多 | 说明书: | 查看更多 |
摘要: | 本发明涉及印刷线路基板制造用PSAP方法,在用于印刷线路基板制造的通常的SAP工序中包含以下阶段而构成:第1等离子体处理阶段;第2等离子体处理阶段;第3等离子体处理阶段;以及第2蚀刻阶段。因此,本发明是执行在用于印刷线路基板制造的SAP工序中必要地方追加等离子体工序的PSAP工序,从而能除去在药品工序中难以除去的微细的浮渣、残渣等,对表面进行改质,实现深度均质的铜蚀刻,快速制造高品位的印刷线路基板,使工序不良最少化,这是所提供的效果。 | ||
搜索关键词: | 印刷 线路 制造 psap 方法 | ||
【主权项】:
1.一种印刷线路基板制造用PSAP方法,其特征在于,在用于印刷线路基板制造的通常的SAP工序中包含以下阶段而构成:用含铜的导电性高的膜在PI或绝缘基板的两表面、一面上进行涂覆或浇铸,在该表面上积层DFR之前,对该表面进行等离子体处理,通过微细异质物除去和表面改质使DFR的贴紧力提高的第1等离子体处理阶段;在上述阶段之后形成DFR图形,对该图形及图形壁之间的表面进行等离子体处理,进行除渣和表面改质的第2等离子体处理阶段;还是在等离子体中对DFR图形均质地进行蚀刻,减小宽度,把DFR图形之间扩大之后,在经等离子体处理后的图形壁之间实施铜镀敷,形成线路,通过第1蚀刻,在基板上只留下铜,除去图形壁之后,对露出的基板的表面及铜镀敷面进行等离子体处理,进行除渣及表面改质的第3等离子体处理阶段;以及对经等离子体处理后的基板进行最终蚀刻,完成电线路的第2蚀刻阶段。
下载完整专利技术内容需要扣除积分,VIP会员可以免费下载。
该专利技术资料仅供研究查看技术是否侵权等信息,商用须获得专利权人授权。该专利全部权利属于株式会社第4纪韩国,未经株式会社第4纪韩国许可,擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作,请联系【客服】
本文链接:http://www.vipzhuanli.com/patent/200610171126.0/,转载请声明来源钻瓜专利网。