[发明专利]印刷线路基板制造用PSAP方法

说明书

技术领域

本发明涉及印刷线路基板制造用PSAP(Plasma Semi Additive Process)方法，具体涉及为制造印刷线路基板，在执行SAP(Semi AdditiveProcess)工序时利用等离子体进行洗净、蚀刻(etching)及表面改质，从而提高微细线路图形(pattern)和基础(base)基板的贴紧力，制造更高品位的印刷线路基板的印刷线路基板制造用PSAP方法。

背景技术

一般而言，印刷线路基板(PCB)是指其上安装(mount)集成电路、电阻器或开关(switch)等电部品的薄板，是在绝缘体环氧(epoxy)或聚酰亚胺等树脂制成的基板上粘贴铜箔(Copper Foil)之后，接着在必须留下铜箔的线路布线上印刷抗蚀剂(resist)，在能溶化铜的蚀刻液中放入印刷后的基板，腐蚀掉不带抗蚀剂(resist)的部分，此后除去抗蚀剂，以希望的形态留下铜箔，从而在必要部位实装部品而制成的基板。

这样的印刷线路基板根据各种电子设备、电子通信设备、手机、笔记本(note book)PC等用途，制成多种形态，制造方式也是多样化的。

例如，最近，对铜表面进行蚀刻而形成线路图形的通常方式蜕变成以下方式，即在铜表面上粘贴DFR(Dry Film Resister)，对其进行印刷、曝光、显影，制成图形壁(Pattern Wall)之后，在图形壁之间实施铜镀敷而制成线路，之后除去由DFR形成的图形壁，在此状态下对基板的铜厚度的程度整体进行蚀刻，在表面上只留下铜线路的方式，通过这种方式的SAP(Semi Additive Process)工序来制造。

然而，这样的SAP工序方式是在铜表面上以DFR进行积层作业时使其与表面的贴紧力增大，之后制成微细的DFR薄膜，之后也要确保DFR图形贴紧力。还有，对干膜，即DFR进行曝光显影，制成DFR图形壁之后，会像图1那样，残渣以线(line)形态很长地留下，这样的显影不良率很高，在DFR图形壁之间进行铜镀敷时，在图形之间还会由于异质物、其他镀敷的干扰作用或DFR图形材质自身的疏水性等而造成镀敷的贴紧性部分地下降，这是其问题。

发明内容

发明打算解决的技术课题

本发明是为把握、解决上述现有技术存在的问题点而新提出的，其主要目的在于提供一种在通过SAP工序来制造印刷线路基板时，在执行主要工序前，利用真空或大气压等离子体进行等离子体处理，从而进行基板的表面改质，并且彻底除去作为工序中产生的异质物的浮渣，在积层作业时提高DFR的贴紧性，增大DFR图形壁贴紧力，减少作为后续工序的铜镀敷的不良，在铜镀敷之后，除去DFR图形壁，然后在作为最终工序的铜蚀刻时均匀流畅地进行铜蚀刻，能制作高品位的印刷线路基板的印刷线路基板制造用PSAP方法。

用于解决课题的方案

本发明为解决上述技术课题，提供一种印刷线路基板制造用PSAP方法，其特征在于，在用于印刷线路基板制造的通常的SAP工序中包含以下阶段而构成：用含铜的导电性高的膜在PI或绝缘基板的两表面、一面上进行涂覆(coating)或浇铸(casting)，在该表面上积层(laminate)DFR之前，对该表面进行等离子体(plasma)处理，通过微细异质物除去和表面改质使DFR的贴紧力提高的第1等离子体处理阶段；在上述阶段之后形成DFR图形，对该图形及图形壁之间的表面进行等离子体处理，进行除渣和表面改质的第2等离子体处理阶段；还是在等离子体中对DFR图形均质地进行蚀刻，减小宽度，把DFR图形之间扩大之后，在经等离子体处理后的图形壁之间实施铜镀敷，形成线路，通过第1蚀刻，在基板上只留下铜，除去图形壁之后，对露出的基板的表面及铜镀敷面进行等离子体处理，进行除渣及表面改质的第3等离子体处理阶段；以及对经等离子体处理后的基板进行最终蚀刻，完成电线路的第2蚀刻阶段。

而且，在上述第1、2、3等离子体处理阶段中，其特征在于，等离子体可按如下条件由等离子体产生器来产生、处理：输出用量为1～50kw；频率为1KHz～2.54GHz的高频；电压在真空等离子体的场合为30～1000V，在大气压等离子体的场合为5Kv～20Kv；氛围气气体可以是从空气、O₂、N₂、CF₄、Ar、H₂、NF₃中选择的任意一种或两种以上的组合，处理时间为1～60分钟，处理温度为30～100℃。

发明效果