[发明专利]晶片结合的MOS去耦电容器有效
| 申请号: | 200580047930.1 | 申请日: | 2005-12-09 |
| 公开(公告)号: | CN101116174A | 公开(公告)日: | 2008-01-30 |
| 发明(设计)人: | R·P·劳斯 | 申请(专利权)人: | 德克萨斯仪器股份有限公司 |
| 主分类号: | H01L21/20 | 分类号: | H01L21/20;H01L21/8242 |
| 代理公司: | 北京纪凯知识产权代理有限公司 | 代理人: | 赵蓉民 |
| 地址: | 美国德*** | 国省代码: | 美国;US |
| 权利要求书: | 查看更多 | 说明书: | 查看更多 |
| 摘要: | 本发明公开了一种形成可用作去耦电容器的MOS电容器(100)的技术。MOS电容器与其将服务的特定电路装置(170)分别形成。因而,电容器和它的制造工艺可在效率等方面被最优化。该电容器可用导电接触件制造,所述导电接触件允许通过装置(170)的导电垫将电容器熔合到装置(170)。因而,电容器(100)与装置(170)可被封装在一起,并且因为电容器不是从与装置(170)相同的衬底形成的,从而可节省宝贵的半导体区。电容器进一步包括深接触件(150、152),其上焊垫(180、182)可被形成以允许电容器和装置(170)电连接到外界。 | ||
| 搜索关键词: | 晶片 结合 mos 电容器 | ||
【主权项】:
1.一种形成MOS去耦电容器的方法,包括:图案化形成于电容器介电材料层之上的电容器上电极材料层;图案化形成于半导体衬底之上的所述电容器介电材料层;在所述衬底以及图案化的电容器上电极层和电容器介电材料层之上形成介电材料层;在所述介电材料层内形成通孔,所述通孔下至所述图案化的电容器上电极材料层并下至所述衬底,包括形成深入所述衬底的至少一个深接触通孔;使用导电材料填充所述通孔;在所述介电材料层和填充的通孔之上形成第一金属化层;图案化所述第一金属化层以在所述填充的通孔之上形成导电接触垫;将所述电容器与集成电路装置对齐以使所述电容器的所述接触垫与所述集成电路装置的接触垫对齐;执行退火以熔合所述电容器的所述接触垫和所述集成电路装置的所述接触垫;去除一些所述衬底以暴露所述至少一个深接触通孔;在所述衬底和所述至少一个深接触通孔之上形成第二金属化层;以及图案化所述第二金属化层以在所述至少一个深接触通孔之上形成各个的焊垫。
下载完整专利技术内容需要扣除积分,VIP会员可以免费下载。
该专利技术资料仅供研究查看技术是否侵权等信息,商用须获得专利权人授权。该专利全部权利属于德克萨斯仪器股份有限公司,未经德克萨斯仪器股份有限公司许可,擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作,请联系【客服】
本文链接:http://www.vipzhuanli.com/patent/200580047930.1/,转载请声明来源钻瓜专利网。
- 同类专利
- 专利分类
H01 基本电气元件
H01L 半导体器件;其他类目中不包括的电固体器件
H01L21-00 专门适用于制造或处理半导体或固体器件或其部件的方法或设备
H01L21-02 .半导体器件或其部件的制造或处理
H01L21-64 .非专门适用于包含在H01L 31/00至H01L 51/00各组的单个器件所使用的除半导体器件之外的固体器件或其部件的制造或处理
H01L21-66 .在制造或处理过程中的测试或测量
H01L21-67 .专门适用于在制造或处理过程中处理半导体或电固体器件的装置;专门适合于在半导体或电固体器件或部件的制造或处理过程中处理晶片的装置
H01L21-70 .由在一共用基片内或其上形成的多个固态组件或集成电路组成的器件或其部件的制造或处理;集成电路器件或其特殊部件的制造
H01L 半导体器件;其他类目中不包括的电固体器件
H01L21-00 专门适用于制造或处理半导体或固体器件或其部件的方法或设备
H01L21-02 .半导体器件或其部件的制造或处理
H01L21-64 .非专门适用于包含在H01L 31/00至H01L 51/00各组的单个器件所使用的除半导体器件之外的固体器件或其部件的制造或处理
H01L21-66 .在制造或处理过程中的测试或测量
H01L21-67 .专门适用于在制造或处理过程中处理半导体或电固体器件的装置;专门适合于在半导体或电固体器件或部件的制造或处理过程中处理晶片的装置
H01L21-70 .由在一共用基片内或其上形成的多个固态组件或集成电路组成的器件或其部件的制造或处理;集成电路器件或其特殊部件的制造





