[发明专利]晶片结合的MOS去耦电容器

说明书

技术领域

【1】本发明一般涉及半导体器件，更具体地涉及精加工金属氧化物半导体(MOS)电容器，所述金属氧化物半导体电容器可被操作地耦合到集成电路以作为去耦电容器。

背景技术

【2】电容器，例如金属氧化物半导体(MOS)电容器，通常与集成电路(IC)相联系以简化对电路的一个或更多个部分提供稳定的电流供给。其中，电容器通过充当电荷库(charge reservoir)以向IC提供稳定的电流供给并减轻瞬态电流，所述电荷库稳定地将存储的电流放电而不管电路或部分电路被暴露到诸如本底噪声的功率的瞬变现象。因为这样的电容器将IC的一个或更多个部分从环境噪声中分离或去耦，所以它们经常被称作去耦电容器。

【3】可以理解的是，通常将去耦电容器定位在尽可能接近被保护的IC(或它的一部分)的位置是有益的。的确如此，因为IC的开关速度正不断增加以使得电子器件操作更快并执行更复杂的功能，而这些增加的开关速度放大了电路内的寄生电感，寄生电感抑制了电容器去耦噪声及稳定供给电流的能力。另外，当从IC中移除去耦电容器时，寄生电感通常会增加。

【4】虽然希望如此，但是将MOS电容器制造为IC的一部分是昂贵的，因为这样做会延长并复杂化制造工艺，而且，举例来说会消耗宝贵的半导体区。替代性地，去耦MOS电容器可被操作地耦合到环绕IC的封装上。然而，这增加了封装成本并且使电容器远离IC，恶化了与寄生电感相关的副作用。因此，希望能够以成本效益合算的方式制造MOS电容器，允许电容器可被操作地连接到集成电路以使其可用作去耦电容器。

发明内容

【5】本发明涉及以成本效益合算的方式形成MOS电容器，其允许电容器可被操作地耦合到集成电路的一部分以使电容器可用作去耦电容器。根据本发明的一个或更多个方面，一种形成MOS去耦电容器的方法包括图案化形成于电容器介电材料层之上的电容器上电极材料层和图案化形成于半导体衬底之上的电容器介电材料层。介电材料层形成于衬底以及图案化的电容器上电极层和电容器介电材料层之上。然后通孔形成于介电材料层内并下至图案化的电容器上电极材料层以及下至衬底。深入衬底的至少一个深接触通孔还形成于介电材料层内部。使用导电材料填充通孔，并且第一金属化层形成于介电材料层和填充的通孔之上。第一金属化层被图案化以在填充的通孔之上形成导电接触垫，然后电容器与集成电路装置对齐以使电容器的接触垫与集成电路装置的接触垫对齐。执行退火以熔合电容器的接触垫和集成电路装置的接触垫。然后去除一些衬底以暴露至少一个深接触通孔，并且第二金属化层形成于衬底以及至少一个深接触通孔之上。第二金属化层然后被图案化以在至少一个深接触通孔之上形成相应的焊垫。

附图描述

【6】图1是说明根据本发明的一个或更多个方面的用于形成MOS去耦电容器的示例性方法的流程图。

【7】图2-13是根据本发明的一个或更多个方面，如图1中列出的流程而形成的MOS去耦电容器的截面图。

具体实施方式

【8】本发明涉及形成可用作去耦电容器的MOS电容器。电容器是以成本效益合算的方式制造的，因为该电容器是通过适合制造电容器的制造工艺而被精加工于半导体晶片或晶片芯片(die)之中/之上的。特别地，就效率而言，电容器制造工艺的设计是可调节或最优化的。一旦被制造好，MOS电容器就被从晶片或冲模移走并被可操作地耦合到独立制造的集成电路，其因此能进行进一步的处理，包括封装。这样，去耦电容器可被安装于非常接近其将服务的电路装置的地方，这允许电容器对该装置有更大的影响。另外，根据本发明的一个或更多个方面将电容器耦合到IC不需要牺牲宝贵的半导体区。

【9】图1显示了根据本发明的一个或更多个方面的用于形成金属氧化物半导体(MOS)去耦电容器的示例性方法10。虽然方法10将在下文中被说明和描述为一系列的动作或事件，但是应该理解本发明并不限于所说明的这样的动作或事件的顺序。例如，一些动作可以不同的顺序出现和/或与除在此说明和/或描述的那些动作或事件之外的其它动作或事件同时出现。另外，根据本发明的一个或更多个方面，执行方法时并不是所有所说明的步骤都是必需的。此外，一个或更多个动作可在一个或更多个单独的动作或阶段中执行。应该理解，根据本发明的一个或更多个方面实现的方法可与在本说明书所说明和描述的结构的形成和/或加工结合以及与在本说明书未说明或描述的其它结构结合来执行。