[发明专利]图案形成方法、用于该图案形成的曝光用的掩膜及其制造方法无效
申请号: | 02118390.2 | 申请日: | 2002-04-26 |
公开(公告)号: | CN1384530A | 公开(公告)日: | 2002-12-11 |
发明(设计)人: | 小谷敏也;田中聪;井上壮一 | 申请(专利权)人: | 株式会社东芝 |
主分类号: | H01L21/00 | 分类号: | H01L21/00;H01L21/027;G03F7/00 |
代理公司: | 中国国际贸易促进委员会专利商标事务所 | 代理人: | 王以平 |
地址: | 日本*** | 国省代码: | 暂无信息 |
权利要求书: | 查看更多 | 说明书: | 查看更多 |
摘要: | 该图案形成方法,通过第1处理,将多个存储单元的单元图案分别分离成位于从单元的最边缘部分只有规定的大小的内侧的第1图案群和除此以外的第2图案群。通过第2处理,为所述第2图案群对所给予的尺寸和尺寸精度能确保充分的处理余量,将决定其掩膜尺寸。通过第3处理,在所述的条件下,为使所述第1图案群加工成所希望的尺寸,将按照周边图案环境使其掩膜尺寸最佳化。通过第4处理,按照所述第2图案群的掩膜尺寸和所述第1图案群的掩膜尺寸形成所述存储单元的掩膜图案,通过第5处理,使用所述掩膜图案、在半导体晶片上形成所述单元图案。 | ||
搜索关键词: | 图案 形成 方法 用于 曝光 及其 制造 | ||
【主权项】:
1.一种图案形成方法,具备以下的处理:将多个存储单元的单元图案分别分离成位于从单元的最边缘部分只有规定的大小的内侧的第1图案群和除此以外的第2图案群的第1处理;决定所述第2图案群的掩膜尺寸,以便所述第2图案群对所给予的尺寸和尺寸精度能确保充分的处理余量的第2处理;在所述第2处理的条件下,按照周边图案环境使该掩膜尺寸最佳化,以便使第1图案群加工成所希望的尺寸的第3处理;根据由所述第2处理决定的所述第2图案群的掩膜尺寸和通过所述第3处理被最佳化的所述第1图案群的掩膜尺寸,形成所述存储单元的掩膜图案的第4处理;及使用由所述第4处理形成的掩膜图案,在半导体晶片上形成所述单元图案的第5处理。
下载完整专利技术内容需要扣除积分,VIP会员可以免费下载。
该专利技术资料仅供研究查看技术是否侵权等信息,商用须获得专利权人授权。该专利全部权利属于株式会社东芝,未经株式会社东芝许可,擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作,请联系【客服】
本文链接:http://www.vipzhuanli.com/patent/02118390.2/,转载请声明来源钻瓜专利网。
- 同类专利
- 专利分类
H01 基本电气元件
H01L 半导体器件;其他类目中不包括的电固体器件
H01L21-00 专门适用于制造或处理半导体或固体器件或其部件的方法或设备
H01L21-02 .半导体器件或其部件的制造或处理
H01L21-64 .非专门适用于包含在H01L 31/00至H01L 51/00各组的单个器件所使用的除半导体器件之外的固体器件或其部件的制造或处理
H01L21-66 .在制造或处理过程中的测试或测量
H01L21-67 .专门适用于在制造或处理过程中处理半导体或电固体器件的装置;专门适合于在半导体或电固体器件或部件的制造或处理过程中处理晶片的装置
H01L21-70 .由在一共用基片内或其上形成的多个固态组件或集成电路组成的器件或其部件的制造或处理;集成电路器件或其特殊部件的制造
H01L 半导体器件;其他类目中不包括的电固体器件
H01L21-00 专门适用于制造或处理半导体或固体器件或其部件的方法或设备
H01L21-02 .半导体器件或其部件的制造或处理
H01L21-64 .非专门适用于包含在H01L 31/00至H01L 51/00各组的单个器件所使用的除半导体器件之外的固体器件或其部件的制造或处理
H01L21-66 .在制造或处理过程中的测试或测量
H01L21-67 .专门适用于在制造或处理过程中处理半导体或电固体器件的装置;专门适合于在半导体或电固体器件或部件的制造或处理过程中处理晶片的装置
H01L21-70 .由在一共用基片内或其上形成的多个固态组件或集成电路组成的器件或其部件的制造或处理;集成电路器件或其特殊部件的制造