[发明专利]图案形成方法、用于该图案形成的曝光用的掩膜及其制造方法

说明书

技术领域

本发明涉及图案形成方法、用于该图案形成的曝光用的掩膜及其制造方法。更详细地说，涉及在IC和LSI等半导体装置的制造中所使用的曝光用的掩膜和该曝光用的掩膜制造方法、以及使用该曝光用的掩膜的图案形成方法。

背景技术

近几年来，半导体装置的制造技术的进步非常惊人。现在，具有最小加工尺寸为0.18μm这样的图案尺寸的半导体芯片开始大量生产。这样的半导体装置的细化通过微细图案形成技术的飞跃进步被实现。作为微细图案形成技术被列举有掩膜处理技术、光平版印刷技术、以及蚀刻技术等。

在图案尺寸充分大的时代，能够大致象设计图案那样形成器件图。例如，在想要制造的半导体装置的尺寸充分大的场合，将该器件图作为设计图案照原样描绘在掩膜基片上。然后，按照该设计图案如实地形成掩膜图案(曝光用的掩膜)。另外，通过投影光学系统将该掩膜图案复制在形成基底的晶片上。按照这样形成的抗蚀图将基底进行蚀刻。通过这么做，在晶片上能够形成具有大致象设计图案那样的图案尺寸的多个器件图。

但是，随着半导体装置微细化的发展，在各处理中的图案形成精度日益变差(坏)。因此，产生器件图的最后加工尺寸(图案尺寸)不能按照设计图案形成那样的问题。尤其是，在完成微细加工时最重要的平版印刷处理和蚀刻处理中，想要形成的图案的周边配置(layout)环境(周边图案环境)对该图案的尺寸精度影响很大。作为用于减少这些影响的方法有人们已经知道的光邻近效应修正(OPC：Optical Proximity Correction)或处理邻近效应修正(PPC：ProcessProximity Correction)等修正技术。所谓光邻近效应修正技术就是预先将辅助图案附加在设计图案中，使加工后的图案形成所希望的尺寸(例如，参照特开平9-319067号公报)。

另外，在最近几年，叫做超解像技术的技术变为不可缺少。在形成多个微细图案密集的存储单元那样的图案的场合，若使用该超解像技术，就能确保充分的余量。但是，它的另一方面，对光邻近效应(OPE：Optical Proximity Effects)的影响非常大。就是说，假定使用相同尺寸的掩膜图案并在相同曝光量下对图案的密集部分和稀疏部分曝光。这时，在密集部分图案被加工成所希望的尺寸。另一方面，在稀疏部分更显著地表现比所希望的尺寸或小、或大的现象。

例如，在存储单元的场合，在单元的中心部分和边缘部分(以后称做单元边缘)单元图案(器件图)的配置(疏密)差异很大。为此，在单元边缘(这时为稀疏部分)的抗蚀剂中发生图案歪斜(抗蚀图案的破坏)。通常，为避免发生该问题，在单元的最边缘部分(单元边缘的更外侧)采取有余地地配置规定个数的虚拟图案的方法(例如，参照特开平2-177558号公报)。或者，只使单元边缘的抗蚀图的尺寸比单元的中心部分更大(或更小)。通过这么做，就会做到避免在单元边缘的抗蚀图的破坏。

但是，若配置虚拟图案，当然增加单元的面积。因此，使芯片变大。这将关系到在半导体装置的制造中的竞争力的降低。另外，光邻近效应依赖于单元边缘的最大5μm(通常为2～3μm)左右的周边图案环境。因此，产生这样的问题，即，即使只改变单元边缘的掩膜图案的尺寸，也难以得到充分的单元/设备特性。原因是，即使认为能够防止单元边缘的单元图案的加工尺寸变化，也难以既在设计上、又在加工上防止比单元边缘更内侧的单元图案的加工尺寸变化。

发明内容

根据本发明的第1形态提供一种图案形成方法，它包含：将多个存储单元的单元图案分别分离成位于从单元最边缘部分只有规定的大小的内侧的第1图案群和除此以外的第2图案群的第1处理；决定所述第2图案群的掩膜尺寸，以便所述第2图案群对所给予的尺寸和尺寸精度能确保充分的处理余量的第2处理；在所述第2处理的条件下，为了使所述第1图案群加工成所希望的尺寸而按照周边图案环境使其掩膜尺寸最佳化的第3处理；按照由所述第2处理决定的所述第2图案群的掩膜尺寸和通过所述第3处理被最佳化的所述第1图案群的掩膜尺寸，形成所述存储单元的掩膜图案的第4处理；及使用由所述第4处理形成的掩膜图案，在半导体晶片上形成所述单元图案的第5处理。