[发明专利]图案形成方法、用于该图案形成的曝光用的掩膜及其制造方法

权利要求书

1.一种图案形成方法，具备以下的处理：

将多个存储单元的单元图案分别分离成位于从单元的最边缘部分只有规定的大小的内侧的第1图案群和除此以外的第2图案群的第1处理；

决定所述第2图案群的掩膜尺寸，以便所述第2图案群对所给予的尺寸和尺寸精度能确保充分的处理余量的第2处理；

在所述第2处理的条件下，按照周边图案环境使该掩膜尺寸最佳化，以便使第1图案群加工成所希望的尺寸的第3处理；

根据由所述第2处理决定的所述第2图案群的掩膜尺寸和通过所述第3处理被最佳化的所述第1图案群的掩膜尺寸，形成所述存储单元的掩膜图案的第4处理；

及使用由所述第4处理形成的掩膜图案，在半导体晶片上形成所述单元图案的第5处理。

2.根据权利要求1所述的图案形成方法，其特征在于：所述第1图案群是存在于从所述存储单元的最边缘部分最大5μm左右范围内的多个图案。

3.根据权利要求1所述的图案形成方法，其特征在于：所述第2图案群是具有某种周期性的多个图案，所述第1图案群是不具有所述周期性的多个图案。

4.根据权利要求1所述的图案形成方法，其特征在于：所述处理余量至少由在平版印刷处理和蚀刻处理中的加工误差决定。

5.根据权利要求1所述的图案形成方法，其特征在于：所述周边图案环境是存在于从所述第1图案群最大5μm以内的其它图案的配置环境。

6.根据权利要求1所述的图案形成方法，其特征在于：所述单元图案是在所述半导体晶片上形成对应于所述掩膜图案的抗蚀图，并通过按照该抗蚀图对所述半导体晶片上的基底层进行蚀刻而形成。

7.根据权利要求1所述的图案形成方法，其特征在于：在形成有所述单元图案的所述半导体晶片上形成多个芯片，同时在所述各芯片上分别搭载逻辑电路。

8.根据权利要求1所述的图案形成方法，其特征在于：所述第3处理是对所述多个存储单元的边缘部分的单元图案进行邻近效应修正处理。

9.一种曝光用的掩膜制造方法，具备以下的处理：

将多个存储单元的单元图案分别分离成位于从单元的最边缘部分只有规定的大小的内侧的第1图案群和除此以外的第2图案群的第1处理；

决定所述第2图案群的掩膜尺寸，以便所述第2图案群对所给予的尺寸和尺寸精度能确保充分的处理余量的第2处理；

在所述第2处理的条件下，按照周边图案环境使该掩膜尺寸最佳化，以便使所述第1图案群加工成所希望的尺寸的第3处理；

及按照由所述第2处理决定的所述第2图案群的掩膜尺寸和通过所述第3工序被最佳化的所述第1图案群的掩膜尺寸，形成所述存储单元的掩膜图案的第4处理。

10.根据权利要求9所述的曝光用的掩膜制造方法，其特征在于：所述第1图案群是存在于从所述存储单元的最边缘部分最大5μm左右的范围内的多个图案。

11.根据权利要求9所述的曝光用的掩膜制造方法，其特征在于：所述第2图案群是具有某种周期性的多个图案，所述第1图案群是不具有所述周期性的多个图案。

12.根据权利要求9所述的曝光用的掩膜制造方法，其特征在于：所述处理余量至少由在平版印刷处理和蚀刻处理中的加工误差决定。

13.根据权利要求9所述的曝光用的掩膜制造方法，其特征在于：所述周边图案环境是存在于从所述第1图案群最大5μm以内的其它图案的配置环境。

14.根据权利要求9所述的曝光用的掩膜制造方法，其特征在于：所述第3处理对所述多个存储单元的边缘部分的单元图案进行邻近效应修正处理。