[发明专利]非易失存储器高速读出用基准单元

摘要

一种用于高速读出电路的基准单元(47)包括第一分电路(73)和第二分电路(71)。第一分电路(73)具有与主存储器阵列奇数行存储单元相类似的结构。第二分电路(71)具有与主存储器阵列偶数行存储单元相类似的结构。若主存储器阵列内的目标单元处于奇数行,便选择第一分电路,而目标单元处于偶数行的话,便选择第二分电路。第一和第二分电路两者均包括其控制栅极(99,91)分为2部分的基准晶体管(85,75)。第一部分为一poly－1多晶层,由隧道氧化物与沟道区分开。第二部分为一第一部分上方的金属或poly－2多晶层,由栅极氧化物与第一部分分开。利用一通道(101,95)将第一部分与第二部分连接。

主权项

1.一种读出放大器用基准电压发生器，其特征在于，包括：与所述读出放大器耦合的一基准电压输出结点；用于接收一经过控制的电压电位的电压输入结点；和第一MOS基准单元，具有第一漏极区、第一源极区、第一控制栅极、第一多晶硅栅极、第一沟道区、第一隧道氧化物以及第一栅极氧化物，所述第一漏极区和所述第一源极区位于所述第一沟道区的相对侧，所述第一多晶硅栅极由所述第一隧道氧化物与所述第一沟道区分开，所述第一栅极氧化物夹在所述第一控制栅极和所述第一多晶硅栅极之间，所述第一漏极区与所述基准电压输出结点耦合，所述第一源极区与第一基准电力干线耦合，所述电压输入结点与所述第一控制栅极和所述第一多晶硅栅极两者耦合，所述经过控制的电压电位处于有效状态以便激活所述第一MOS基准单元；以及将所述第一控制栅极与所述第一多晶硅栅极连接的通道。