[发明专利]非易失存储器高速读出用基准单元

权利要求书

1.一种读出放大器用基准电压发生器，其特征在于，包括：

与所述读出放大器耦合的一基准电压输出结点；

用于接收一经过控制的电压电位的电压输入结点；和

第一MOS基准单元，具有第一漏极区、第一源极区、第一控制栅极、第一多晶硅栅极、第一沟道区、第一隧道氧化物以及第一栅极氧化物，所述第一漏极区和所述第一源极区位于所述第一沟道区的相对侧，所述第一多晶硅栅极由所述第一隧道氧化物与所述第一沟道区分开，所述第一栅极氧化物夹在所述第一控制栅极和所述第一多晶硅栅极之间，所述第一漏极区与所述基准电压输出结点耦合，所述第一源极区与第一基准电力干线耦合，所述电压输入结点与所述第一控制栅极和所述第一多晶硅栅极两者耦合，所述经过控制的电压电位处于有效状态以便激活所述第一MOS基准单元；以及

将所述第一控制栅极与所述第一多晶硅栅极连接的通道。

2.如权利要求1所述的基准电压发生器，其特征在于，还具有一有选择地将所述第一漏极区与所述基准电压输出结点隔离并有选择地将所述第一漏极区与所述基准电压输出结点耦合的第一选择开关。

3.如权利要求2所述的基准电压发生器，其特征在于，所述第一选择开关是一MOS晶体管。

4.如权利要求2所述的基准电压发生器，其特征在于，所述读出放大器在每次读出操作期间与一目标数据存储单元耦合，所述目标数据存储单元为一诸行诸列数据存储单元的存储器阵列的一部分，所述读出放大器处于有效状态以便将所述目标数据存储单元的第一电流测定结果与所述基准电压输出结点的第二电流测定结果相比较，并响应所述第一电流测定结果大于所述第二电流测定结果提供第一输出逻辑状态，响应所述第一电流测定结果小于所述第二电流测定结果提供第二输出逻辑状态；

所述第一选择开关进一步处于有效状态以便响应所述目标数据存储单元处于所述存储器阵列中偶数行内将所述第一MOS基准单元与所述基准电压输出结点隔离，并处于有效状态以便响应所述目标数据存储单元处于所述存储器阵列中奇数行内将所述第一基准单元与所述基准电压输出结点耦合。

5.如权利要求4所述的基准电压发生器，其特征在于，所述基准电压发生器进一步包括第二MOS基准单元，具有第二漏极区、第二源极区、第二控制栅极、第二多晶硅栅极、第二沟道区、第二隧道氧化物以及第二栅极氧化物，所述第二漏极区和所述第二源极区位于所述第二沟道区的相对侧，所述第二多晶硅栅极由所述第二隧道氧化物与所述第二沟道区分开，所述第二栅极氧化物夹在所述第二控制栅极和所述第二多晶硅栅极之间，所述第二漏极区有选择地与所述基准电压输出结点耦合，所述第二源极区与所述基准电力干线耦合，所述电压输入结点与所述第二控制栅极和所述第二多晶硅栅极两者连接，所述经过控制的电压电位处于有效状态以便激活所述第二MOS基准单元；以及

当所述第一选择晶体管将所述第一MOS基准单元与所述输出结点隔离时所述第二MOS基准单元便与所述输出结点耦合。

6.如权利要求5所述的基准电压发生器，其特征在于，所述第一和第二沟道区按直排方式形成在单个衬底上。

7.如权利要求5所述的基准电压发生器，其特征在于，进一步包括第二选择开关、反相器以及单元选择控制输入线，

所述第二选择开关耦合在所述第二漏极区和所述基准电压输出结点两者之间，

所述反相器具有一反相输入端和一反相输出端，所述单元选择控制线与所述反相输入端和所述第一开关的控制输入端两者耦合，所述反相输出端与所述第二开关的控制输入端耦合，所述选择控制输入线处于有效状态以便某一时刻仅使所述第一和第二开关其中之一闭合。

8.如权利要求7所述的基准电压发生器，其特征在于，所述第一和第二选择开关为MOS晶体管，所述选择控制输入线与所述第一选择开关的控制栅极直接耦合，所述反相输出端与所述第二选择开关的控制栅极耦合。

9.如权利要求4所述的基准电压发生器，其特征在于，进一步包括用于确定所述目标数据存储单元何时处于所述存储器阵列内奇数行并确定所述目标存储单元何时处于所述存储器阵列内偶数行的行检测电路，所述第一选择开关响应所述行检测电路。

10.如权利要求9所述的基准电压发生器，其特征在于，所述行检测电路为一通过耦合选择所述存储器阵列内一行数据存储单元的x-译码器。