[发明专利]具有硅－锗(Sii－x－Gex)门极MOS晶体管的集成CMOS电路的半导体装置及其生产方法无效
| 申请号： | 01800927.1 | 申请日： | 2001-02-12 |
| 公开（公告）号： | CN1366711A | 公开（公告）日： | 2002-08-28 |
| 发明（设计）人： | Y·波诺马雷夫 | 申请（专利权）人： | 皇家菲利浦电子有限公司 |
| 主分类号： | H01L21/8238 | 分类号： | H01L21/8238;H01L27/092 |
| 代理公司： | 中国专利代理(香港)有限公司 | 代理人： | 吴立明,梁永 |
| 地址： | 荷兰艾*** | 国省代码： | 暂无信息 |
| 权利要求书： | 查看更多 | 说明书： | 查看更多 |
| 摘要： |
包含一个具有NMOS和PMOS晶体管(A,B)的CMOS集成电路的半导体装置,其中NMOS和PMOS晶体管具有形成于硅基底层(1)的半导体区(23,24,29,30)。在门区(29,30)所在的区域向基底层表面加上一层氧化物层(11),并在该氧化物层上形成门电极(16,17)。PMOS晶体管(B)的门电极(17)在p－型掺杂的多晶硅层(14)上形成,p－型掺杂的多晶硅－锗(Si1－xGex;0 | ||
| 搜索关键词： | 具有 sii gex 门极 mos 晶体管 集成 cmos 电路 半导体 装置 及其 生产 方法 | ||
【主权项】：
1.一个具有集成CMOS电路的半导体装置，该CMOS电路包含具有半导体区域的NMOS和PMOS晶体管，半导体区是在硅基底层上形成的并与其表面相邻，该表面上有一层门极氧化物，其上的门极是在形成晶体管的半导体区的区域上形成，使得PMOS晶体管的门极就在位于多晶硅层和门极氧化物之间的p-型掺杂的多晶硅层和p-型掺杂的多晶硅-锗(Sii-xGex；0＜x＜1)层中形成，其特征在于NMOS晶体管的门极在一层不含锗的n-型掺杂的多晶硅中形成。
下载完整专利技术内容需要扣除积分，VIP会员可以免费下载。
该专利技术资料仅供研究查看技术是否侵权等信息，商用须获得专利权人授权。该专利全部权利属于皇家菲利浦电子有限公司，未经皇家菲利浦电子有限公司许可，擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作，请联系【客服】
本文链接：http://www.vipzhuanli.com/patent/01800927.1/，转载请声明来源钻瓜专利网。
- 上一篇：具有用于电池放电条件的检测装置的电池供电装置
- 下一篇：离子溅射泵
- 同类专利
- 专利分类
H01 基本电气元件
H01L 半导体器件；其他类目中不包括的电固体器件
H01L21-00 专门适用于制造或处理半导体或固体器件或其部件的方法或设备
H01L21-02 .半导体器件或其部件的制造或处理
H01L21-64 .非专门适用于包含在H01L 31/00至H01L 51/00各组的单个器件所使用的除半导体器件之外的固体器件或其部件的制造或处理
H01L21-66 .在制造或处理过程中的测试或测量
H01L21-67 .专门适用于在制造或处理过程中处理半导体或电固体器件的装置；专门适合于在半导体或电固体器件或部件的制造或处理过程中处理晶片的装置
H01L21-70 .由在一共用基片内或其上形成的多个固态组件或集成电路组成的器件或其部件的制造或处理；集成电路器件或其特殊部件的制造
H01L 半导体器件；其他类目中不包括的电固体器件
H01L21-00 专门适用于制造或处理半导体或固体器件或其部件的方法或设备
H01L21-02 .半导体器件或其部件的制造或处理
H01L21-64 .非专门适用于包含在H01L 31/00至H01L 51/00各组的单个器件所使用的除半导体器件之外的固体器件或其部件的制造或处理
H01L21-66 .在制造或处理过程中的测试或测量
H01L21-67 .专门适用于在制造或处理过程中处理半导体或电固体器件的装置；专门适合于在半导体或电固体器件或部件的制造或处理过程中处理晶片的装置
H01L21-70 .由在一共用基片内或其上形成的多个固态组件或集成电路组成的器件或其部件的制造或处理；集成电路器件或其特殊部件的制造
